利用vivado的ila核抓取读写信号（随时钟周期无变化）

最新推荐文章于 2024-06-27 21:09:40 发布
最新推荐文章于 2024-06-27 21:09:40 发布
阅读量9.2k 收藏 29
点赞数 5
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40107455/article/details/79824971
版权

在zynq系列芯片或者其他fpga芯片开发时，使用vivado的ila核进行信号的抓取用于调试是非常方便的方式，例如抓取读取信号判断是否有误，笔者在利用vivado的ila核抓取读写信号遇到了如下问题——抓取的读写信号不随时钟信号发生改变，如下如图所示：
这是经常抓取读写信号出现的小问题，原因是 读写信号是瞬时的，需要设置触发条件进行瞬时抓取。
设置步骤如下：


设置触发条件如下图红色方框， 特别注重设置触发条件，不然会调试状态（ilde）一直在waiting...或者抓取信号不对...等等
然后运行的结果图如下：
这个时候抓取的读写信号就随时钟信号发生改变了...

继续码代码....一直在学习路上.....

chen_koen
关注
关于 【vivado ila debug时 高级触发的使用】之 改变ILA采样频率
qq_34895681的博客
02-08 4325
在工程中定义一个触发条件寄存器，在ILA高级设置中将此寄存器作为附加的触发条件，则可利用此触发条件实现对采样频率的分频，即如果该触发条件100个系统时钟拉高一次，则实现了采样频率的100分频， 再加上VIO的配合，则可以实现对ILA采样时钟的整数倍分频。这种方法一劳永逸，可随意切换ILA的采样频率，以达到想到的Debug结果，在工程调试中能起到事半功倍效果。调试过程中，对debug工具的熟悉会使得调试过程更有效率。如有错误和疑问的地方欢迎留言交流，共同进步。
Vivado中ILA显示信号不全的解决办法
ZLK1214的专栏
12-12 7215
在代码中加入了很多信号，但是下载程序后进入ILA界面时信号却显示不全。其实这不是代码的问题，信号有是有，只是没有添加进来。 点击加号把没有显示的信号添加进来就可以了。
ILA抓取数据无信号
最新发布
burse_liu的博客
06-27 491
当然有的时候name 里面有信号但是抓取不到，那就是可能是代码写错了，或者是时钟约束有问题，可以看我的另一篇文章：https://editor.csdn.net/md/?这个时候要点波形图中的加号，把要抓的信号都加入进来，之后再重新运行，抓取数据即可。第一次用ILA IP核抓取数据信号的时候，运行发现什么都没有，如下图。
Vivado2019.1调试（ILA抓取跨时钟域信号波形问题总结）
weixin_60381535的博客
08-28 4808
（1）两个ILA时钟CLKA和CLKB分别为跨时钟域的两个快慢时钟，通过（Mark Debug+Set Up Debug）方式添加的信号会自动连接到相应的时钟信号.（2）DeBug Hub时钟为ILA时钟和JTAG时钟的中间连接部分，三者时钟关系需要满足要求。（3）DeBug Hub时钟在通过。
vivado中利用ILA抓取信号的教程
皇甫春云的博客
10-01 3556
虽然操作ILA核会有至少四种方法，但是真正高效的方法，我认为是如下的标记法，所以单独拎出来，给大家瞧瞧：
FPGA：vivado调试过程中ila使用和时钟域技巧
qudunan6468的博客
04-05 7868
学习fpga，从Verilog学习，到程序编写，到行为仿真测试文件编写，随着FPGA学习的深入和程序不断编写，测试，最终需要进入到板级调试过程。 在这个过程中需要生成bit流文件，下载到fpga板卡中，通过查看通过ila标记的信号来验证程序在板卡中运行是否正确，才达到了最终的实验结果。这里面使用触发和抓取两个过程来进行数据的分析和观察。 技巧：此技巧，可以理解为调试技巧，也是编程技巧，就是所有的都在一个时钟域中，简单理解时钟域，就是在always@（）中的时钟信号。 如 其中的clk_50m就是时钟域
vivado 的调试工具ILA抓到的波形可以保存
weixin_33964094的博客
03-28 1147
Vivado下debug后的波形通过图形化界面并不能保存抓取到波形，保存按钮只是保存波形配置，如果需要保存波形需要通过TCL命令来实现： write_hw_ila_data0730_ila_1 [upload_hw_ila_data hw_ila_1]write_hw_ila_data 0730_ila_2 [upload_hw_ila_data hw_ila_2] 0730_ila_1为保存的文...
Vivado实现异步时钟FIFO -IP核使用
m0_71279156的博客
07-10 2417
写模块的功能就是，检查有没有读空，读空了则往里面写。读模块，检查有没有写满，写满了就往外读
vivado的vio怎么使用_使用VIVADO中VIO模拟CPU接口进行在线寄存器读写调试（附源代码）...
weixin_29240711的博客
12-31 3118
debug，尤其是通信芯片的debug，可以有很多的方法。一个数据帧从进入到输出，可以在通路上的关键节点处设置监测如各种计数器等，可通过VIO(xilinx)定时上报实时状态。可以把VIO的各个信号线设置成类似于CPU总线的结构，监测计数器或者状态寄存器编成相应的地址，轮询读取回PC，在PC上通过TCL或者其它语言捕获数据。甚至可以将多个FPGA芯片都通过VIO进行调试，远程操作，效率也可以大大提...
Vivado vc707 pcie传输实验（超详细）
热门推荐
binghui_w的博客
10-22 1万+
所需工具： 1、 Vivado2017.1 2、 WinDriver12.7 3、 VC707开发平台 4、 带PCIE插槽的台式机 第一部分：固化程序实现 新建一个工程：pcie_x8_64(过程不再赘述)，工程建好如下： 点击左边窗口PROJECT MANAGER下的 IP Catalog，在搜索框中搜索pcie， 选中第一个。 按图中所示设置，Lane Width选择X8 2.5GT/...
『USB3.0Cypress』FPGA开发(4)上下位机读写测试
余生芳华，灵魂共舞
04-28 737
上下位机配合，在明确固件配置的情况下，完成上下位机读写测试，给出源代码。
【ZYNQ PS】第4篇：通过AXI Lite（AXI GP）协议，PS端改变PL端寄存器需要多久时间？
黑猫奥利奥的博客
07-30 1356
PS端修改寄存器code如下： 顺序执行代码，修改同一个寄存器，看看需要多级时间。 BD文件中连线如下： 通过ila0抓取AXI lite协议中的WDATA信号线，同时ila0中再抓取一个10M的时钟进行参考，给ila的时钟是PS端出来的200M时钟。 同时，PS端通过AXI GP接口的数据线会先经过PS7_0_axi_periph IP，然后输出，ila抓取的WDATA信号就是该IP数据的信号，给PS7_0_axi_periph IP的时钟为PS端出来的200M的时钟。 抓取到的波形如下： 寄存器的
在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧
mcupro的专栏
01-01 6219
在QUARTUSII环境下有很好用的SIGAL TAPII ，在VIVADO下实现内部信号抓取可以使用所谓的DEBUG，其实就是设置DEBUG后，项目使用XDC命令自动加入了逻辑分析仪，我们这里讲讲的是主动实例化加入ILA的技巧。可以随便插入到代码的任何位置。 1，新建一个BOLCK DESIGN ,设置成为NATIVE 类型并设置好端口数量以及位宽，深度等等细节不多说。 2，端口扩展出来。 3，生成HDL_WRAPPER。后看代码： module ILA_1_1_8_64_w.
ila核提示没有时钟
Kevin
02-22 3944
在使用ila核抓取信号，可能会提示没有自由时钟 有两种可能 1、该时钟确实没有 2、使用ila核时没有做约束。 有时候ila核约束会自动加上，有时候需要自己手动加 connect_debug_port dbg_hub/clk [get_nets clk] ...
ila采集时钟波形，引发的关于时序的思考
weixin_44681954的博客
12-01 1万+
声明 本人经验之谈，仅供参考。 文章目录声明引言ila的时钟频率dubug_hub时钟频率和ila_core时钟频率的关系dubug_hub的时钟频率和JTAG时钟频率的关系ila时钟频率和被采样时钟频率时钟路径时序报告分析 引言 一般来说，我们是不用ila去查看时钟波形的。这会带来时序上的困难。但是在Debug时，我们可能需要判断FPGA内部的某个时钟信号有没有正常工作。在不增加输出管脚的情况下，还是用ila比较方便。 这里分析一下，ila抓取时钟波形需要注意的地方和对时序路径的一些分析。 ila的时钟频
Zynq项目中使用ILA（内置逻辑分析仪）分析信号
AliceWu1998的博客
01-25 1332
ILA的使用
【ZYNQ-FPGA】zynq学习笔记（一）——使用ILA进行硬件调试
GalaxyerKw的博客
08-26 1863
zynq学习之ILA核的使用，用于FPGA硬件调试。
Vivado ILA开始捕捉触发后依然处于IDLE状态，不进入waiting for trigger状态解决办法
charleszhe的博客
08-14 1517
Vivado ILA开始捕捉触发后依然处于IDLE状态，不进入waiting for trigger状态的解决办法
vivado ila核加太多
08-11
您好！对于 Vivado ILA 核的数量，是否有具体的限制或问题需要解决呢？ILAs（Integrated Logic Analyzers）是用于调试和分析 FPGA 设计的重要工具，但是加入过多的 ILA 核可能会导致资源占用过多或设计性能下降。如果您能提供更多关于问题的详细信息，我将尽力提供帮助。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值