【数字IC设计】DC自动添加门控时钟

已于 2023-10-14 11:08:06 修改
阅读量1.2w 收藏 22
点赞数 4
分类专栏： 数字IC设计 文章标签： 数字IC 数字IC设计
于 2023-10-14 10:59:03 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40268672/article/details/133822038
版权

简介

数字电路的动态功耗主要是由于寄存器翻转带来的，为了降低芯片内部功耗，门控时钟的方案应运而生。作为低功耗设计的一种方法，门控时钟是指在数据无效时将寄存器的时钟关闭，以此来降低动态功耗。

在下图中，展示了加入门控时钟前后电路的变化。由图可知，采取门控时钟技术后，原先的MUX单元消失了（MUX数目和寄存器bit数目有关），但会增加1个额外的门控时钟单元。因此，插入门控时钟并不总是能带来面积上的收益，需要综合数据位宽来考虑。总结一下，就是：

  • 插入门控时钟单元后，电路中的MUX就不需要了，如果数据D是多bit的（一般都是如此），插入CG后的面积可能反而会减少；
  • 如果D是单bit信号，节省的功耗就比较少，但是如果D是一个32bit的信号，那么插入CG后节省的功耗就比较多了。

这里的决定因素就是D的位宽，若D的位宽很小，那么可能插入的CG面积比原来的MUX大很多，而且节省的功耗又很少，得不偿失。只有当D的位宽超过了一定的bit数后，插入CG的收益才会比较大。
关于这个临界值，不同的工艺可能不同，DC工具给的默认值是3。即，如果D的位宽超过了3bit，那么DC就会默认插入CG。
我们可以通过DC命令：

set_clock_gating_style -minimum_bitwidth 4

来控制芯片中，对不同位宽的寄存器是否自动插入CG。然而，一般情况我们都不会去修改它。
在这里插入图片描述

关于门控时钟的详细介绍，在文章中已经给出，这里不再赘述。

DC添加门控时钟

在实际的ASIC设计过程中，门控时钟不需要开发者自己写代码实现，完全可以通过对综合工具进行相应配置，让工具完成对电路添加合适的门控时钟。
下面是一个简单的关于门控时钟的实验：

RTL代码

数据宽度为3bit时：

module cg_top_w3 
(
    input  logic         clk,   
    input  logic         rst_n,   
    input  logic         vld_in,   
    input  logic [3-1:0] data_in,   

    output logic         vld_out,   
    output logic [3-1:0] data1_out,
    output logic [3-1:0] data2_out
);

always@(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        vld_out <= 1'b0;   
    end
    else begin
        vld_out <= vld_in;   
    end
end

always@(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        data1_out <= 'b0;   
    end
    else if(vld_in) begin
        data1_out <= data_in;   
    end
end

always@(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        data2_out <= 'b0;
    end
    else if(vld_in) begin
        data2_out <= data_in;
    end
    else begin
        data2_out <= '0;
    end
end

endmodule

数据宽度为8bit时：

module cg_top_w8 
(
    input  logic            clk,   
    input  logic            rst_n,   
    input  logic            vld_in,   
    input  logic [8-1:0]    data_in,   

    output logic            vld_out,   
    output logic [8-1:0]    data1_out,   
    output logic [8-1:0]    data2_out                                   
);

always@(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        vld_out <= 1'b0;   
    end
    else begin
        vld_out <= vld_in;   
    end
end

always@(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        data1_out <= 'b0;   
    end
    else if(vld_in) begin
        data1_out <= data_in;   
    end
end
    
always@(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        data2_out <= 'b0;
    end
    else if(vld_in) begin
        data2_out <= data_in;
    end
    else begin
        data2_out <= '0;
    end
end

endmodule

两者对应的tcl文件分别为：

set_app_var search_path ./LM
set_app_var target_library sc_max.db
set_app_var link_library sc_max.db
read_file -format sverilog {./cg_top_w3.sv}
check_design
create_clock -period 10 [get_ports clk]
check_design
set_clock_gating_style -minimum_bitwidth 4
compile -gate_clock
report_clock
report_timing
report_area
write_file -format verilog -output cg_top_w3_netlist.v

和

set_app_var search_path ./LM
set_app_var target_library sc_max.db
set_app_var link_library sc_max.db
read_file -format sverilog {./cg_top_w8.sv}
check_design
create_clock -period 1 [get_ports clk]
check_design
set_clock_gating_style -minimum_bitwidth 4
compile -gate_clock
report_clock
report_timing
report_power > cg_top_w8.power.rpt
report_area > cg_top_w8.area.rpt
write_file -format verilog -output cg_top_w8_netlist.v

其中，set_clock_gating_style -minimum_bitwidth 4用于告诉综合工具数据位宽大于等于多少的时候，开启门控时钟。在进行编译的时候，需要加上-gate_clock选项，即compile -gate_clock。

运行综合

输入dc进入dc shell后，输入source ./xxx.tcl文件运行，可以得到综合后的网表文件。
数据位宽为3bit：

/
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : L-2016.03-SP1
// Date      : Sat Oct 14 10:44:29 2023
/


module cg_top_w3 ( clk, rst_n, vld_in, data_in, vld_out, data1_out, data2_out
 );
  input [2:0] data_in;
  output [2:0] data1_out;
  output [2:0] data2_out;
  input clk, rst_n, vld_in;
  output vld_out;
  wire   N4, N5, N6, n1;

  dfcrq1 vld_out_reg ( .D(vld_in), .CP(clk), .CDN(rst_n), .Q(vld_out) );
  decrq1 \data1_out_reg[2]  ( .D(data_in[2]), .ENN(n1), .CP(clk), .CDN(rst_n), 
        .Q(data1_out[2]) );
  decrq1 \data1_out_reg[1]  ( .D(data_in[1]), .ENN(n1), .CP(clk), .CDN(rst_n), 
        .Q(data1_out[1]) );
  decrq1 \data1_out_reg[0]  ( .D(data_in[0]), .ENN(n1), .CP(clk), .CDN(rst_n), 
        .Q(data1_out[0]) );
  dfcrq1 \data2_out_reg[2]  ( .D(N6), .CP(clk), .CDN(rst_n), .Q(data2_out[2])
         );
  dfcrq1 \data2_out_reg[1]  ( .D(N5), .CP(clk), .CDN(rst_n), .Q(data2_out[1])
         );
  dfcrq1 \data2_out_reg[0]  ( .D(N4), .CP(clk), .CDN(rst_n), .Q(data2_out[0])
         );
  inv0d1 U3 ( .I(vld_in), .ZN(n1) );
  an02d1 U4 ( .A1(vld_in), .A2(data_in[2]), .Z(N6) );
  an02d1 U5 ( .A1(data_in[1]), .A2(vld_in), .Z(N5) );
  an02d1 U6 ( .A1(data_in[0]), .A2(vld_in), .Z(N4) );
endmodule

可以看到，数据位宽为3bit时，网表中没有门控时钟单元。
数据位宽为8bit时：

/
// Created by: Synopsys DC Expert(TM) in wire load mode
// Version   : L-2016.03-SP1
// Date      : Sat Oct 14 10:44:38 2023
/


module cg_top_w8 ( clk, rst_n, vld_in, data_in, vld_out, data1_out, data2_out
 );
  input [7:0] data_in;
  output [7:0] data1_out;
  output [7:0] data2_out;
  input clk, rst_n, vld_in;
  output vld_out;
  wire   N4, N5, N6, N7, N8, N9, N10, N11, net21;

  SNPS_CLOCK_GATE_HIGH_cg_top_w8 clk_gate_data1_out_reg ( .CLK(clk), .EN(
        vld_in), .ENCLK(net21) );
  dfcrq1 vld_out_reg ( .D(vld_in), .CP(clk), .CDN(rst_n), .Q(vld_out) );
  dfcrq1 \data1_out_reg[7]  ( .D(data_in[7]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[7]) );
  dfcrq1 \data1_out_reg[6]  ( .D(data_in[6]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[6]) );
  dfcrq1 \data1_out_reg[5]  ( .D(data_in[5]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[5]) );
  dfcrq1 \data1_out_reg[4]  ( .D(data_in[4]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[4]) );
  dfcrq1 \data1_out_reg[3]  ( .D(data_in[3]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[3]) );
  dfcrq1 \data1_out_reg[2]  ( .D(data_in[2]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[2]) );
  dfcrq1 \data1_out_reg[1]  ( .D(data_in[1]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[1]) );
  dfcrq1 \data1_out_reg[0]  ( .D(data_in[0]), .CP(net21), .CDN(rst_n), .Q(
        data1_out[0]) );
  dfcrq1 \data2_out_reg[7]  ( .D(N11), .CP(clk), .CDN(rst_n), .Q(data2_out[7])
         );
  dfcrq1 \data2_out_reg[6]  ( .D(N10), .CP(clk), .CDN(rst_n), .Q(data2_out[6])
         );
  dfcrq1 \data2_out_reg[5]  ( .D(N9), .CP(clk), .CDN(rst_n), .Q(data2_out[5])
         );
  dfcrq1 \data2_out_reg[4]  ( .D(N8), .CP(clk), .CDN(rst_n), .Q(data2_out[4])
         );
  dfcrq1 \data2_out_reg[3]  ( .D(N7), .CP(clk), .CDN(rst_n), .Q(data2_out[3])
         );
  dfcrq1 \data2_out_reg[2]  ( .D(N6), .CP(clk), .CDN(rst_n), .Q(data2_out[2])
         );
  dfcrq1 \data2_out_reg[1]  ( .D(N5), .CP(clk), .CDN(rst_n), .Q(data2_out[1])
         );
  dfcrq1 \data2_out_reg[0]  ( .D(N4), .CP(clk), .CDN(rst_n), .Q(data2_out[0])
         );
  an02d1 U3 ( .A1(vld_in), .A2(data_in[5]), .Z(N9) );
  an02d1 U4 ( .A1(data_in[4]), .A2(vld_in), .Z(N8) );
  an02d1 U5 ( .A1(data_in[3]), .A2(vld_in), .Z(N7) );
  an02d1 U6 ( .A1(data_in[2]), .A2(vld_in), .Z(N6) );
  an02d1 U7 ( .A1(data_in[1]), .A2(vld_in), .Z(N5) );
  an02d1 U8 ( .A1(data_in[0]), .A2(vld_in), .Z(N4) );
  an02d1 U9 ( .A1(data_in[7]), .A2(vld_in), .Z(N11) );
  an02d1 U10 ( .A1(data_in[6]), .A2(vld_in), .Z(N10) );
endmodule

可以看到，数据位宽为8bit时，网表中出现了门控时钟单元，即：

SNPS_CLOCK_GATE_HIGH_cg_top_w8 clk_gate_data1_out_reg ( .CLK(clk), .EN(vld_in), .ENCLK(net21) );

同时，由网表可知，data1_out是被门控了的，而data2_out没有被门控，这是因为data2_out在使能信号无效的时候没有保持自身的值，而是将它赋值为0。

面积比较

为了比较插入门控时钟前后电路的面积，我们进行了一个实验，即采用如下tcl脚本对数据位宽为8bit的设计进行了综合：

set_app_var search_path ./LM
set_app_var target_library sc_max.db
set_app_var link_library sc_max.db
read_file -format sverilog {./cg_top_w8.sv}
check_design
create_clock -period 1 [get_ports clk]
check_design
compile 
report_clock
report_timing
report_power > cg_top_w8_nocg.power.rpt
report_area > cg_top_w8_nocg.area.rpt
write_file -format verilog -output cg_top_w8_nocg_netlist.v

可以看到，该脚本和先前脚本的区别是取消了compile命令的-gate_clock选项。下面是综合报告给出的面积数据：
开启门控时钟的，总面积为114.9：
在这里插入图片描述

关闭门控时钟的，总面积为133.6：
在这里插入图片描述
由此可见，在数据位宽为8bit的情况下，对当前设计开启门控时钟可以节约14%的面积。

【Power Compiler手册】9.时钟门控（6）
QRBQ
09-09 389
需要注意的是，虽然 `max_fanout` 是根据时钟门控单元上的实际负载来计算的，但 `min_bitwidth` 值是无论是否为多位寄存器，都需要门控或取消门控的最小位数。例如，如果你指定 `set_clock_gating_style -max_fanout 4`，`compile_ultra -gate_clock` 命令会插入一个可以驱动多达 4 个寄存器的时钟门控单元，无论它们是 4 个单比特寄存器还是 4 个多位寄存器，或者是这两种类型寄存器的组合。图38显示了平衡时钟门控阶段的转换。
EDA自动生成门控时钟-clock gating
weixin_43192377的博客
10-12 3391
门控时钟是常用的低功耗设计手段。 时钟的负载和翻转率都很大，在模块或寄存器不工作时，关闭时钟，从而可以减少时钟翻转带来的功耗。 门控时钟一般分为两个层次，block层次和门级层次（寄存器层次） 1、block层次 block层次的clock gating就是在模块不工作时，直接关掉时钟树输出到该模块的时钟，从而降低时钟的功耗 1、门级层次（寄存器级层次） 门级层次的clock gating是在数据无效时关闭寄存器的时钟，从而降低时钟在寄存器上所开销的功耗。生成方法如下图所示（转自IC小鸽） 简单来说就是
ASIC设计学习笔记——使用DC工具自动添加门控时钟
热门推荐
m0_71775106的博客
10-23 1万+
门控时钟是降低数字电路功耗的一个重要手段，在ASIC设计中，设计工具都可以根据使用者的设置自动的完成门控时钟的添加。本文简单描述了门控时钟的概念，并给出了使用DC进行门控时钟添加的操作说明，是初学ASIC设计的学习笔记分享。数字电路的工作动态功耗主要是由于寄存器翻转带来的，为了降低芯片内部功耗，门控时钟的方案应用而生。作为低功耗设计的一种方法，门控时钟是指在数据无效时将寄存器的时钟关闭，以此来降低动态功耗。由于门控时钟会在时钟路径上增加逻辑，使用门控时钟会影响时序分析。
电子信息工程自动化 单片机自动门控制系统设计
QQ2083558048的博客
02-20 2853
伴随着社会经济的发展进步、科学技术的发展进步以及人民群众日常生活质量的逐渐提升，自动门开始全面进入人民群众的生活，逐渐发展成为了宾馆、大型超市、政府等当代建筑里必须配备的设备，是建筑自动智能化综合水平的主要标准之一。它具备美观、大方、减少噪声等优势，与此同时，便捷了人民群众出入，也便捷了综合管理，加强了安全性。它实际性强，功能完备，专业技术先进，得到人民群众信任，这些都是科学技术进步提高的技术成果。它让人们充分懂得，数据时代的发展进步将会转变人们的日常生活，将会加快提速科学专业技术的发展进步。
数字IC设计入门（二）——门控时钟
qq_43433724的博客
10-26 584
时钟门控(Clock-Gating)一直以来都是降低微处理器功耗的重要手段,主要针对寄存器翻转带来的动态功耗，在某一时段不需要使用时钟时，通过使能信号将时钟关闭，从而降低其所带来的功耗。
DC里的门控时钟方案
chenjieaaa的博客
06-25 1603
具体的做法可以这样：自己写一段代码，代码中加上enable信号，或者找一个具有类型code style的模块文件（我用的是公司DP550这个IP），然后DC综合的时候让它自动插入门控时钟，综合完之后start_gui打开图形化界面，打开自动插入的门控时钟的电路原理图，原理图上会显示门控时钟用到的器件名。-max_fanout：设置一个门控单元所驱动的最大负载数目，定义CG单元最大扇出的一个目的是减少CG后面的时钟延迟，门控时钟单元的扇出越大，它到达寄存器的延迟越长；门控时钟用于低功耗设计。
数字IC前端学习笔记：门控时钟
前进，才知道自己的渺小
10-18 2231
门控时钟(clock gating)技术作为一种传统的动态低功耗技术被广泛应用于现在的数字集成电路设计中，这是RTL级别的低功耗优化技术。门控时钟即使用逻辑门电路控制时钟的开启和关闭，当芯片上某一模块的功能不需要工作时，如芯片上的USB模块或SPI接口模块没有使用时，可以使用门控信号停止这些模块的时钟，有效降低了时钟树上的功耗和信号翻转率。
门控时钟分析
weixin_46076353的博客
09-26 2012
在ASIC进行后端测试的时候，有时候可能会将不同时钟域的逻辑和寄存器连起来进行扫描链插入，此时可能某个模块的时钟来源可能不是通过它原来的时钟路径，而是整个芯片统一的测试时钟，就此时需要对时钟进行选择。1.如果En信号的上升沿在时钟的上升沿和下降沿之间的话，则结构1与结构2都会多产生一个时钟沿；这种门控方法避免了门控时钟的不完整性，也可以避免避免毛刺的产生，但门控后的时钟可能会产生亚稳态。2.如果En的下降沿在时钟的下降沿和上升沿之间，则很容易产生一个毛刺；应用与上升沿触发的寄存器的门控。
低功耗设计——门控时钟
weixin_50518899的博客
02-25 2829
芯片功耗组成中，有高达40%甚至更多是由时钟树消耗掉的。这个结果的原因也很直观，因为这些时钟树在系统中具有最高的切换频率，而且有很多时钟buffer，而且为了最小化时钟延时，它们通常具有很高的驱动强度。此外，即使输入和输出保持不变，接收时钟的触发器也会消耗一定的功耗。而且这些功耗主要是动态功耗。那么减少时钟网络的功耗消耗，最直接的办法就是如果不需要时钟的时候，就把时钟关掉。这种方法就是大家熟悉的门控时钟：clock gating。(电路图中看到的CG cell就是门控时钟了)。
DC.rar_DC_DC综合_IC设计
09-24
DC是Synopsys公司的一款旗舰级的逻辑综合工具，广泛应用于IC设计流程中，能够将高级语言描述的设计转化为门级网表。 DC综合是集成电路设计流程中的关键步骤，它将硬件描述语言（如Verilog或VHDL）编写的源代码转换...
40nm工艺下SNN加速器的数字IC设计全流程解析：从RTL到GDSII
最新发布
04-10
适合人群：对数字IC设计感兴趣的初学者和有一定经验的研发人员。 使用场景及目标：帮助读者理解从RTL到GDSII的完整设计流程，掌握各个阶段的技术要点和常见问题解决方法，提高实际项目中的设计能力和解决问题的能力...
搭建IC设计EDA虚拟机服务器,忆往昔--集成门控时钟技术的前世--分离门控时钟技术...
weixin_39614637的博客
08-11 785
本文转自：自己的微信公众号《集成电路设计及EDA教程》《忆往昔--集成门控时钟技术的前世--分离门控时钟技术》多种门控时钟实现方案：Design Compiler中已经集成了可以进行低功耗设计的Power Compiler，它有多种门控时钟实现方案(分离门控时钟、集成门控时钟、多级门控时钟、层次化门控时钟)。如何选择？首先需要看自己所用的标准单元库中是否有集成门控时钟(Integrated Clo...
基于PLC的自动门控制系统设计（源码+万字报告+部署讲解等)
qq_40828705的博客
01-17 2139
目录 第1章绪论 3 1.1 选题的背景和意义 3 1．2控制器的发展现状 4 1 PLC的发展现状 4 1．2．2 PLC与继电控制系统的比较与分析 6 1．2．3 PLC与计算机控制系统的比较 6 1．3研究的主要意义和目的 7 第2章旋转门控制系统方案设计及特点分析 9 2．1旋转门的组成及特点 9 2．2旋转门控制系统设计 9 2．3 PLC和变频器的选择 10 第3章 旋转门控制系统软硬件和软件设计 11 3．1硬件部分设计 11 3．2软件部分设计 14 3．2．1 PLC程序流程图 1
面试准备FPGAor数字IC(三)-边沿检测、门控时钟、单双口RAM、亚稳态等
weixin_48943109的博客
09-05 455
FPGA or 数字IC面试准备
基于单片机的自动门控感应系统
2401_89524683的博客
12-08 7986
基于单片机的自动感应门控系统是一种利用单片机作为控制核心，通过传感器检测人员或物体的接近，从而实现自动开门和关门的系统。单片机接收传感器模块的信号，进行处理后控制电机驱动模块，实现门的自动开关。电机驱动模块根据门的类型和大小选择合适的电机，如直流电机、步进电机等。电机驱动模块接收单片机的控制信号，驱动电机正转或反转，实现门的打开和关闭。系统的优化和改进：可以增加更多的传感器，如超声波传感器、压力传感器等，提高系统的检测精度和可靠性。编程实现单片机的控制逻辑，包括传感器信号的读取、判断和处理，电机的控制等。
DC综合基本概念-identify_clock_gating
weixin_52822919的博客
03-22 387
DC综合，identify_clock_gating
IC常用知识7-门控时钟小结
mu_guang_的博客
04-16 657
1. 简介 门控时钟是降低动态功耗的常用手段 2. 门控时钟电路 2.1 不含触发器的门控时钟电路 [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-fVyAYCPk-1618555294344)(https://upload-images.jianshu.io/upload_images/9246563-899919ef34c5adcb.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)] 缺点：如果使能信号过早无效，
一文详解时钟门控（clock gating）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-31 2412
开始之前，我们首先来看一下什么是时钟门控（clock gating）技术，顾名思义就是。那么为什么需要控制时钟的通断呢？主要基于以下几个原因。首先，随着工艺的发展和设计规模的增大，关于时钟树，可能前端的同学不熟悉，简单说几句，SoC的时钟一般是参考时钟经过PLL和数字分频器输出的，。这时候任何一个单一的cell都不可能有这么大的驱动能力，。整个的时钟树大概长成下图这样，如果我们的芯片在不工作时，PLL依然有clock输出的话，那整个时钟树依然产生很大的功耗。接下来我们再看一下边沿触发器的结构图。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA硅农

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值