LVDS RX的底层逻辑

已于 2022-02-22 11:33:52 修改
阅读量741 收藏 3
点赞数
分类专栏： FPGA经验、总结以及debug记录 文章标签： fpga开发 lvds
于 2022-02-22 11:31:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41186941/article/details/123064458
版权

LVDS RX的底层逻辑

(2019-03-26-20:30)
<涉及项目:Video_Switch_xxxx>
平台: lattice ecp5

在这里插入图片描述
现象：lvds接受模块得到的hysnc,de,乱七八糟
一度怀疑是eclk 或者sys_clk改错了
在这里插入图片描述
其实不然==》 在保证lvds_out 正常的情况下，lvds_decode我在这里没加。

在这里插入图片描述
切记，在仿真时就要加上，调好相位。

===============
以下是LVDS RX逻辑的细节，重要！！！
在这里插入图片描述

Ethan_WC
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
LVDS_RX_lvds_lvds_rxIP核的硬件设计
09-11
lvds_rx IP核硬件设计代码，使用时注意LVSD_RX模块的延时参数的设置，3.5倍时钟相位的设置
LVDS信号
m0_53280471的博客
05-06 2614
LVDS IO 测试
lvds在FPGA中的使用3- lvds_tx核与lvds_rx核的使用
lemonHe的博客
08-22 1万+
我的开发环境：quartus13.1  altlvds_tx/ altlvds_rx核实际上是个并串/串并转换器，在使用altlvds_tx/ altlvds_rx核时，一定要先在quartus ii中新建工程，编译并分配管脚，看编译能否通过，如果通过了再投板，否则可能要更改电路设计了。 我在电路中使用lvds接口发送数据，以前的设计中使用的是DS90CR287完成数据串化，对于base
ALTLVDS TX ip和 ALTLVDS RX ip
ustcyhw1993的博客
06-28 2316
1. ip core 应用场景 使用Intel FPGA自带的LVDS ip core进行电路板之间的串行数据收发以及并串、串并转换（Serdes）。 两块电路板之间相隔100m，使用双绞线作为传输介质，串行码流的速率为163.84Mbps，由于长距离传输中，高频信号衰减严重，采用预加重和均衡的技术补偿高频信号衰减，发送端采用LMH0001做预加重处理，接收端采用LMH0074做均衡处理。 2.数据传输逻辑框图 数据传输逻辑功能框图如上图所示，为保持串行码流的直流平衡，发送端采用8B/10B编码，对应的接
LVDS接收在高温（≥100°C）不稳定的问题，分析及解决
一个早起的程序员
09-20 2231
这是一个真实的Case。 系统描述：使用FPGA普通IO做LVDS接收，一共四路，每一路有4路数据和一路时钟，数据速率约为700Mbps。LVDS接收部分的设计采用Xilinx XAPP585参考设计的源代码，基本没有做改动。 所用器件：Kintex7，-3速度等级，商业档 现象描述：在做高温测试时，在芯片结温超过100°C之后（芯片结温可以用JTAG实时监测），四路LVDS之一接收到的数据开始出现明显的误码，此时其它几路还能正常工作。 从Xilinx器件本身来说，商业档的芯片，手册标称的温度范围是
FPGA使用LVDS差分信号的一些注意事项
行舟人的博客
08-16 4112
FPGA使用LVDS差分信号的一些注意事项
Lvds_Receiver.zip_FPGA Verilog LVDS RX_LVDS接收_fpga lvds _lvds_lv
07-15
基于FPGA实现1080p的LVDS 7:1接收程序
LVDS IP核 文档
07-09
Altera 器件的LVDS IP核简介 Quartus® II软件的MegaWizard® Plug-In Manager管理器提供了针对LVDS信号处理的IP核，包括LVDS发送核（altlvds_tx）与LVDS接收核(altlvds_rx)。
LVDS Example
12-09
Here is an example of instantiating an LVDS using the black box method:module mylvds_tx (tx_in, tx_inclock, sync_inclock, tx_out)/* synthesis syn_black_boxnumber_of_channels = 1deserialization_factor ...
LVDS_RX_lvds_lvds_rxIP核的硬件设计.zip
10-10
LVDS_RX_lvds_lvds_rxIP核的硬件设计.zip
LVDS接口详解
热门推荐
奶牛养殖场小马
11-08 9万+
一：LVDS输出接口概述 二：LVDS接口电路的组成 三：LVDS输出接口电路类型 四：典型LVDS发送芯片介绍 五：LVDS发送芯片的输入与输出信号 六：LVDS数据输出格式 / 一：LVDS输出接口概述 液晶显示器驱动板输出的数字信号中，除了包括RGB数字信号外，还包括行同步，场同步，像素时钟等信号，其中像素时钟信号的最高频率可超过28MHZ,采用TTL接口，数据传输速率不高，传输距离较短，而...
在FPGA中实现源同步LVDS接收正确字对齐
weixin_30722589的博客
05-28 2369
http://www.eefocus.com/article/09-06/5922703030607pn55.html 在串行数据传输中，数据接收端需要一些特定的信息来恢复出正确的字边界，以确定串行码流中哪些比特属于原始并行数据里的同一时钟节拍里的数据，这一处理过程称为字对齐(Word Aligner)。一些标准的协议会定义特殊的码型(常见的码型如8B/10B编码中的K28.5)用于字...
[原创][FPGA][IP-Core]altlvds_tx & altlvds_rx
weixin_30497527的博客
12-10 1288
1. 概述 Alter公司的QuartusII软件提供了LVDS发送和接收的IP核供我们使用，其在本质上可以理解为并行-串行数据的转换器。其在官方文档（见附件）上也这样说过。其中的应用场景有告诉AD/DA的数据传输等。 那在此我们就针对这一IP核进行了解、熟悉和测试。首先我们来对差分发送端进行学习。 2. altlvds_tx 图2.1所示为...
lvds在FPGA中的使用2 - lvds传输在c4器件上的实现
lemonHe的博客
08-22 8249
参考1：Cyclone IV Device Handbook 参考2： http://wenku.baidu.com/link?url=5CxhPRr58LRBlj_cYCsm3pzS6DzUBcw1Pm_EgR8NEbpHVhGK5k4a1BcNBdNmDarxjx7KImN7wmBfZWubIfuKKJ0RO9G9dWcbUq73LKOgbsC  LVDS信号的电压摆幅只有350M
lvds在FPGA中的使用5 - ALTLVDS_TX核外部pll模式调试
lemonHe的博客
08-22 6429
我的开发环境：quartus13.1 lvds连载4博文中，使用的是lvds核调用PLL的方式，这样一组lvds发送端口需要一个PLL，比较浪费资源。其实在使用ALTLVDS核时，还可以使用External PLL（外部pll），使用外部pll，不仅可以节省一个PLL，还可以减少逻辑资源的使用。下面来说说调用ALTLVDS_TX核时，怎么使用外部PLL。与转载4相同，还是5个通道，每个通道对应7个...
lvds在FPGA中的使用1 - lvds介绍
lemonHe的博客
08-22 8788
目前电路中数字视频使用Camera Link接口传输，之前的方案是FPGA输出并行数据信号+同步控制信号，再由串化芯片DS90CR287进行并转串处理，处理完通过Camera Link接口输出，采集卡上使用DS90CR288进行并转串处理，这种方式占用FPGA管脚资源多。当传输24bit RGB信号时，需要使用24(信号)+4(同步控制)+1(时钟)=29个管脚，而使用lvds传输，使用altlv
cordic IP核中，sin and cos的使用
最新发布
weixin_44357071的博客
06-11 422
前者放缩到-π到+π，后者放缩到-1到+1，另外由于π实际上是一个无限不循环小数，所以使用前者可能会造成一些精度上的误差，建议使用后者，即scaled radians。，输入位宽是2qn,因为输入的时候还有可能大于一，但是计算sin和cos的话，值在-1到1之间，那么就只需要1qn。rotate是旋转，sin and cos是计算这两个三角函数，sinh和cosh是计算双曲正弦和双曲余弦。只有两组数据的valid和ready同时拉高，才会计算他们的乘积。对于相位格式有两种表示方法，分别是。
lvds_rx_2k ip
12-15
lvds_rx_2k ip是一种兼容LVDS（Low Voltage Differential Signaling，低压差分信号）接口的接收器IP（知识产权）核。它的主要功能是接收LVDS信号，并将其转换为适合数字系统处理的信号。 该IP核适用于2K分辨率的应用，如高清视频和图像处理。它可以连接到具有LVDS输出的图像传感器、视频采集卡或其他图像源，并通过去串行化将数据转换为并行数据流，以供后续处理。IP核还具有数据时钟提取和数据重新定时功能，以确保接收到的数据在传输中不会丢失或偏移。 lvds_rx_2k IP核还具有灵活的配置选项，可以根据具体应用需求进行调整。例如，可以通过配置IP核参数来选择接收数据的位宽、时钟频率以及电平阈值等。这样就可以适应不同应用中LVDS信号的不同规格和要求。 在集成电路设计中，使用lvds_rx_2k IP核可以简化系统设计，并提高数据接口的可靠性和稳定性。它可以作为一个独立的功能模块，通过简单的接口与其他模块进行集成。同时，可通过该IP核提供的寄存器接口来配置和控制其功能，以实现系统对接收数据进行灵活的处理和管理。 总之，lvds_rx_2k IP核是一种用于接收LVDS信号并进行转换和处理的核心。它可以广泛应用于高清视频、图像处理等领域，提供稳定可靠的数据接口，为系统设计提供便利。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Ethan_WC

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值