1. gm/id方法设计二级运算放大器

  刚刚入坑模拟IC不久，随笔记录一下。小升初水平，设计过程中存也提出了一些疑惑希望能够互相指点。

1.设计参数

  低频增益大于100dB，GBW≥1MHz，相位裕度大于60°，I_VDD<2uA，C_L=1pF，VDD=1.8V

2.电路结构

图2.1 两级运放电路图

  电路的增益：
$$A_v\approx g_{m1}(r_{o2}||r_{o4})g_{m6}(r_{o5}||r_{o6})$$

  运放带宽（主极点）：
$$f_d=BW=\frac{1}{2\pi C_c（1+A_{v2}）(r_{o2}||r_{o4})}$$

  增益带宽积：
$$GBW=BW\times |A_v|=\frac{g_{m1}}{2\pi C_c}$$

  次主极点f_nd与C_L和运放输出电阻有关，在f_nd处C_c近似短路，C_L×1.3是因为考虑寄生电容：
$$f_{nd}=\frac{1}{2\pi \times 1.3C_L\frac{1}{g_{m6}}}=\frac{g_{m6}}{2\pi \times 1.3C_L}$$

3.g_m/i_d法设计步骤

  选择 L：根据要求的增益选择适合的 。
  计算 g_m。
  选取 g_m/i_d：一般选取 g_m/i_d=10，根据要求适当调整。
  计算 i_d 。
  选择 W：仿真得到 i_d/W~ g_m/i_d 的曲线得到 i_d/W~ 的值，然后得到 W。

4.运放第一级设计

  第一级运放PMOS作为放大管，NMOS作为电流管。

4.1.选择L

  晶体管的本征增益为g_mr_o，与L相关。
  设计要求低频增益大于100dB，平分到每一级就要大于50dB。转换为放大倍数，并留出一定的余量得到每一级放大管本征增益self_gain=g_mr_o≥800。
  以PMOS为例，将其W、L、V_ds、V_gs设置为变量。

图4.1 PMOS参数确定

  仿真输出的横轴设置为g_m/i_d，纵轴设置为self_gain。也就是PMOS管的增益随g_m/i_d变化的趋势。然后对L从5um~15um扫描，然后选取合适的L。
  取放大管g_m/i_d=16，电流管g_m/i_d=10，然后得到放大管PMOS的L=12um，电流管NMOS的L=15um。

图4.2 PMOS增益随gm/id变化

4.2.选择g_m/i_d

  根据经验g_m/i_d一般选择10 ，为什么是10？
  在图4.3是（g_m/i_d）f_T随过驱动电压的变化趋势，由图可以得到一个最佳的取值范围，在这个范围内g_m/i_d的取值大约就在10左右。这样就可以先仿真（g_m/i_d）f_T随vdsat=v_gs-v_th的变化，得到v_gs-v_th的最佳范围。然后仿真g_m/i_d随v_gs-v_th的变化，在这个最佳范围内得到g_m/i_d的值。

图4.3 选择gm/id的取值范围

   图4.4中上面的曲线为（g_m/i_d）f_T随v_gs-v_th的变化，下面的曲线为g_m/i_d随v_gs-v_th的变化。因为仿真时发现直接用参数f_T无法得出仿真结果，于是使用ω_T=g_m/C_gs代替。对于不同工艺的器件g_m/i_d的选取也会不同，选取g_m/i_d越大晶体管的本征增益g_mr_o越大，同时频率特性f_T就越小，因此要根据需求选择合适的值。

图4.4 选择gm/id的取值仿真

  考虑到噪声因素的影响，当MOS管作为电流源时，g_m越小输出电流噪声越小，因此取g_m/i_d=10；当MOS管作为放大管时，g_m越大输入电压噪声越小，因此取g_m/i_d=16。
   于是MOS管M_1,2的g_m/i_d=16，M_3,的g_m/i_d=10。

4.3.计算g_m1,2

   电流要满足I_VDD<2uA，将第一级电流定为0.8uA，第二级定为1uA。
   晶体管g_m/i_d已经确定，因此可以计算第一级放大器晶体管的g_m
$$g_{m1，2}=16I_{D1,2}=6.4uS$$

  增益带宽积留出一定裕量：
$$GBW=BW\times |A_v|=\frac{g_{m1}}{2\pi C_c}=1.3MHz$$

  于是可以得到C_c的值：
$$C_c\approx 0.8pF$$

4.4.选择W

   当g_m/i_d确定之后，MOS管的电流密度也就随之确定。也就是说给定一个g_m/i_d，I_D/W是一个定值，每个MOS管的电流也已知，就可以将W计算出来。
   图4.5是PMOS电流密度仿真，根据仿真结果可以计算M₁、M₂的W。
$$W_{1,2}=\frac{I_{D1,2}}{0.024}\approx 17um$$

图4.5 PMOS电流密度仿真

   图4.6是NMOS电流密度仿真，根据仿真结果可以计算M₃、M₄的W。
$$W_{3,4}=\frac{I_{D1,2}}{0.219}\approx 1.8um$$

图4.6 NMOS电流密度仿真

4.5.第一级仿真

   图4.7为直流仿真结果，VDD=1.8V，vb=1.2V，放大管的偏置电压vp=vn=800mV。

图4.7 第一级dc仿真

图4.8 第一级ac仿真

5.运放第二级设计

  第二级放大器NMOS晶体管M₆为放大管，PMOS晶体管M₅为电流管。

5.1.确定放大管M₆参数

  M₄的漏极电压为M₆的栅极提供偏置，因此V_gs6=V_ds4=650mV。通过仿真得到g_m/i_d在V_gs6=650mV时的值。仿真结果如图5.1，L从1u–20u的变化对结果的影响不大，V_gs6=650mV时g_m/i_d在10左右。

图5.1 M6的gm/id取值

  前面已经确定I_D6=1uA，计算得到g_m6=10×I_D6=10uS.
  与第一级一样要满足放大管本征增益self_gain=g_mr_o≥800，在V_gs6=650mV下，仿真得到满足要求的L。根据图5.2的仿真结果选择晶体管M₆的L=9um。

图5.2 M6的L选择

  图5.3电流密度仿真得到g_m/i_d=10时的W₆。
$$W_6=\frac{I_{D6}}{0.366}\approx 2.7um$$

图5.3 M6的W选择

5.2.确定电流管M₅参数

  M₅和M₇栅压相同都是1.2V，VDD=1.8V，所以V_gs5=600mV。和M₆一样，在这个V_gs5下仿真得到M₅的参数：
$$\begin{array}{rl}\frac{g_m}{I_D}& =15\\ L_5& =7um\\ W_5& =6um\end{array}$$

6.运放仿真与分析

6.1.dc仿真

图6.1 dc仿真结果

6.2.ac仿真

图6.2 ac仿真电路和结果

  从仿真结果来看，相位裕度足足9°之多。不能说根本不能用吧，也只能说完全不稳定。这是因为设计过程中完全没有考虑零极点位置。

6.3.零极点分析

  从图6.2可以大致确定主极点f_n≈7Hz，次主极点f_nd≈1MHz。
  先计算主极点：
$$f_d=\frac{1}{2\pi (r_{o2}//r_{o4})g_{m6}(r_{o5}//r_{o6})C_c}\approx 6.9Hz$$
  计算次主极点(C_m是仿真提取得到的晶体管寄生电容)：
$$f_{nd}=\frac{1}{2\pi \frac{1}{g_{m6}}(C_L+C_m)}\approx 1MHz$$
  计算零点：
$$f_z=\frac{g_{m6}}{2\pi C_c}\approx 1.5MHz$$
  极点计算结果与仿真得到的相差不大。可以发现在GBW附近不光有极点f_nd，还有零点f_z，最终导致相位恶化。可以按照图6.1给电容C_c串联一个电阻R_c来改变零点位置，从而消除零点影响。图6.1中电阻为0Ω所以没有起到效果。那这个电阻应该取多大？
  串联电阻后的零点计算：
$$f_{z2}=\frac{1}{2\pi C_c}\frac{1}{\frac{1}{g_{m6}}-R_c}$$

  如果R_c＞1/g_m6，f_z2＜0零点位于左半面.这时选择合适的R_c使得|f_z2|=f_nd，负零点f_z2就会抵消掉极点f_nd的相位变化。
  说干就干，计算R_c：
$$\begin{array}{rl}{f}_{z2}=\frac{1}{2\pi C_c}& \frac{1}{\frac{1}{g_{m6}}-R_c}=-f_{nd}\\ R_c=& 300K\Omega \end{array}$$

  将图6.1的电阻改为300KΩ后再进行ac仿真。图6.3为最后的仿真结果，可以看到电容C_c串联电阻后相位裕度来到了69°，GBW≈1.3MHz，低频增益为105dB，都满足设计要求。

图6.3 并联电阻后ac仿真结果

6.4.PSRR仿真

  电源抑制比：
$$PSRR=\frac{A_V{|}_{v_{dd}=0}}{A_{DD}{|}_{v_{in}=0}}$$

  式中v_dd是电源上的交流小信号，v_in是输入端的交流小信号。

图6.4 PSRR仿真电路

  按照图6.4将运算放大器连接成单位增益负反馈结构，即反相输入端和输出端短接。将差分输入信号设为 0，在电源电压源添加1V的交流分量vdd，这时的小信号输出可以表示为：
$$\begin{array}{rl}{A}_V(v_p-& v_{out})+A_{DD}\cdot v_{dd}=v_{out}\\ \frac{v_{out}}{v_{dd}}& \approx \frac{A_{DD}}{A_V}=\frac{1}{PSRR}\\ 20l{g}_{}& PSRR=-20l{g}_{}\frac{v_{out}}{v_{dd}}\end{array}$$

  得到输出端的增益曲线取负数就是PSRR特性曲线。

图6.5 PSRR仿真结果

6.5.CMRR仿真

  共模抑制比（Common Mode Reject Ratio，CMRR）的定义为运算放大器差分输入增益与共模增益的比值：
$$CMRR=\frac{A_V}{A_{CM}}$$

图6.6 CMRR仿真电路

  按照图6.6将运算放大器连接成单位增益负反馈结构。在运算放大器的同相和反相输入端加上相同的小信号电压v_cm，这时的小信号输出可以表示为：
$$\begin{array}{rl}{A}_{CM}{v}_{cm}+A_V[v_{cm}-& (v_{cm}+v_{out})]=v_{out}\\ \frac{v_{out}}{v_{cm}}\approx \frac{A_{CM}}{A_V}& =\frac{1}{CMRR}\end{array}$$

  得到输出端的增益曲线取负数就是CMRR特性曲线。

图6.7 CMRR仿真电结果