1. gm/id方法设计二级运算放大器

1.设计参数

  低频增益大于100dB，GBW≥1MHz，相位裕度大于60°，I_VDD<3uA，C_L=1pF，VDD=1.8V

2.电路结构与参数分析

2.1.电路结构

图2.1 两级运放电路图

  电路的增益：
$$A_v\approx g_{m1}(r_{o2}||r_{o4})g_{m6}(r_{o5}||r_{o6})$$

  运放带宽（主极点）：
$$f_d=BW=\frac{1}{2\pi C_C（1+A_{v2}）(r_{o2}||r_{o4})}$$

  增益带宽积：
$$GBW=BW\times |A_v|=\frac{g_{m1}}{2\pi C_C}$$

  次极点f_nd与C_L和运放输出电阻有关，在f_nd处C_C近似短路：
$$f_{nd}=\frac{1}{2\pi C_L\frac{1}{g_{m6}}}=\frac{g_{m6}}{2\pi C_L}$$

  密勒电容C_C还会引入正零点：
$$f_z=\frac{g_{m6}}{2\pi C_C}$$

  两个极点分别会产生90度相位下降。而正零点不仅会造成90度相位下降，还会使产生每十倍频+20dB的增益。因此，零极点位置不合适会导致相位裕度恶化，放大器不稳定。

2.1.频率响应分析

  首先看一个最简单的单极点系统，图2.2毫无疑问是无条件稳定的。极点位置为10Hz，增益100dB，GBW=1MHz。

图2.2 单极点系统

  如果在单极点系统加入一个正零点呢？图2.3（a）正零点位置为0.5MHz，图2.3（b）正零点位置为5MHz。正零点不仅会造成90度相位下降，还会使产生每十倍频+20dB的增益。图2.3（a）由于正零点的存在，增益降到0dB前，相位已经变化了180度，系统一定不稳定。解决方法：如图2.3（b）可以将正零点远大于GBW，或者通过一些手段使其变成负零点。

图2.3 一极一零系统

  二级运放有两个极点，一个零点，设置主极点f_d=10Hz，次极点f_nd=3MHz，零点f_z=5MHz，得到图2.4系统。GBW=990KHz，相位裕度=60°。

图2.4 二级运放系统

3.g_m/I_D法设计步骤

  当晶体管的L确定之后，后面参数均不会随着W改变：g_m/I_D、特征频率g_m/C_gg、本征增益g_mr_o、电流密度I_D/W、过驱动电压V_O。
  运放设计就是设计晶体管参数V_GS、V_DS、W、L。V_DS操作空间不大，于是就剩下V_GS、W、L。而V_GS又与g_m和I_D相关：
$$\begin{array}{r}{g}_m=\frac{2I_D}{V_{GS}-V_{TH}}\\ \frac{g_m}{I_D}=\frac{2}{V_{GS}-V_{TH}}\end{array}$$  可见，确定了g_m/i_d，就可以得到V_GS。于是设计步骤大致为：根据频率特性确定g_m；根据功耗和摆率确定i_d；根据增益确定L；当V_GS和L都找到之后W也就被唯一确定。
  （1）确定放大管g_m
  前面2.1节分析了二级运放频率特性，得到了相位裕度60°的结果，按照之前分析结果列出下面方程：
$$\{\begin{array}{rl}& \frac{g_{m1}}{2\pi C_C}=GBW\\ & f_{nd}=\frac{g_{m6}}{2\pi C_L}=3GBW\\ & f_z=\frac{g_{m6}}{2\pi C_C}=5GBW\end{array}$$设计要求GBW为1MHz，这里留出一定裕度，令GBW=1.5MHz。这就是一个三元一次方程，求解得到：
$$\{\begin{array}{rl}& g_{m1}=5.6\mu S\\ & g_{m6}=28\mu S\\ & C_C=0.6pF\end{array}$$  （2）确定支路电流
  可以根据摆率大小来分配每一级电流大小。参数指标并没有规定摆率大小，但是I_VDD＜3μA，暂定第二级约为1.8μA，第一级0.7μA。（根据计算结果g_m6=5g_m1，流过第二级M6的电流不能太小）
  （3）到这里就可以得到放大管M1、M6的gm/id≈16
  两级电流分配不同，放大管gm/id值也会不同，根据具体指标作出改变。电流管的gm/id值一般小于放大管，当MOS管作为电流源时，gm越小输出电流噪声越小，可以取gm/id=10。
  （4）得到电流管g_m
  第一级电流管g_m3 =g_m4=3.5μS，第二级电流管g_m6 =16μS。
  （5）根据增益要求选择L
  （6）选择 W
  仿真得到 I_D/W~ g_m/i_d 的曲线得到 I_D/W 的值，然后得到 W。其他参数固定后，改变W，并不会影响晶体管本征增益g_mr_o和特征频率f_T。

4.运放第一级设计

  第一级运放PMOS作为放大管，NMOS作为电流管。按照第3节的步骤来设计，（1）-（4）步找到了放大管gm/id=16，电流管gm/id=10，也确定了每个管子的g_m 。

4.1.选择L

  晶体管的本征增益为g_mr_o，与L相关。
  设计要求低频增益大于100dB，平分到每一级就要大于50dB。转换为放大倍数，并留出一定的余量得到每一级放大管本征增益self_gain=g_mr_o≥800。
  以PMOS为例，将其W、L、V_ds、V_gs设置为变量。

图4.1 PMOS参数确定

  仿真输出的横轴设置为g_m/i_d，纵轴设置为self_gain。也就是PMOS管的增益随g_m/i_d变化的趋势。然后对L从5um~15um扫描，然后选取合适的L。
  取放大管g_m/i_d=16，电流管g_m/i_d=10，然后得到放大管PMOS的L=12um，电流管NMOS的L=15um。

图4.2 PMOS增益随gm/id变化

4.2.选择W

   当g_m/i_d和L确定之后，MOS管的电流密度也就随之确定。每个MOS管的电流也已知，就可以将W计算出来。
   图4.3是PMOS电流密度仿真，根据仿真结果可以计算M₁、M₂的W。
$$W_{1,2}=\frac{I_{D1,2}}{0.024}\approx 17um$$

图4.3 PMOS电流密度仿真

   图4.4是NMOS电流密度仿真，根据仿真结果可以计算M₃、M₄的W。
$$W_{3,4}=\frac{I_{D1,2}}{0.219}\approx 1.8um$$

图4.4 NMOS电流密度仿真

4.5.第一级仿真

   图4.5为直流仿真结果，VDD=1.8V，放大管的偏置电压vp=vn=800mV。

图4.5 第一级dc仿真

图4.6 第一级ac仿真

5.运放第二级设计

  第二级放大器NMOS晶体管M₆为放大管，PMOS晶体管M₅为电流管。和第一级一样，先确定L，再确定W。

6.运放仿真与分析

6.1.dc仿真

图6.1 dc仿真结果

6.2.ac仿真

图6.2 ac仿真电路和结果

  从仿真结果来看，低频增益大于100dB，GBW=1.36MHz，相位裕度59°，与之前的分析是基本一致的。

6.3.PSRR仿真

  电源抑制比：
$$PSRR=\frac{A_V{|}_{v_{dd}=0}}{A_{DD}{|}_{v_{in}=0}}$$

  式中v_dd是电源上的交流小信号，v_in是输入端的交流小信号。

图6.3 PSRR仿真电路

  按照图6.3将运算放大器连接成单位增益负反馈结构，即反相输入端和输出端短接。将差分输入信号设为 0，在电源电压源添加1V的交流分量vdd，这时的小信号输出可以表示为：
$$\begin{array}{rl}{A}_V(v_p-& v_{out})+A_{DD}\cdot v_{dd}=v_{out}\\ \frac{v_{out}}{v_{dd}}& \approx \frac{A_{DD}}{A_V}=\frac{1}{PSRR}\\ 20l{g}_{}& PSRR=-20l{g}_{}\frac{v_{out}}{v_{dd}}\end{array}$$

  得到输出端的增益曲线取负数就是PSRR特性曲线。

图6.4 PSRR仿真结果

6.4.CMRR仿真

  共模抑制比（Common Mode Reject Ratio，CMRR）的定义为运算放大器差分输入增益与共模增益的比值：
$$CMRR=\frac{A_V}{A_{CM}}$$

图6.5 CMRR仿真电路

  按照图6.5将运算放大器连接成单位增益负反馈结构。在运算放大器的同相和反相输入端加上相同的小信号电压v_cm，这时的小信号输出可以表示为：
$$\begin{array}{rl}{A}_{CM}{v}_{cm}+A_V[v_{cm}-& (v_{cm}+v_{out})]=v_{out}\\ \frac{v_{out}}{v_{cm}}\approx \frac{A_{CM}}{A_V}& =\frac{1}{CMRR}\end{array}$$

  得到输出端的增益曲线取负数就是CMRR特性曲线。

图6.6 CMRR仿真电结果