FPGA(Verilog HDL)/Quartus II入门

FPGA(Verilog HDL)/Quartus II入门

Quartus II下载,安装,破解
https://www.bilibili.com/video/BV1Mb411q7N7?p=1&share_medium
=android&share_plat=android&share_source=QQ&share_tag
=s_i&timestamp=1616141076&unique_k=otdcc0
打开对应的版本号,评论区下领取下载,按照视频进行操作即可。

Quartus II新建工程,编程
打开Quartus II,file-new Project Wizard-next
在这里插入图片描述
选择路径,路径中不能含有中文,工程命名同样不能含中文,Next,Next,直至选择器件。
在这里插入图片描述
根据购买的型号,选择路径,双击,点击Finish。
(某宝上只显示了是Cyclone IV,没有显示更具体 的型号,故只能从板子芯片上的小字给辨识出来EP4CE6E22C8,而在选择Cyclone IV GE时没有找到该型号,转到Cyclone IV E时终于找着了。)
如果担心没点着,可以一直按next,最后会出现下图。确实是想要选择的型号,冒问题。可以开始编程。
在这里插入图片描述
file-new-Verilog HDL File-OK

在这里插入图片描述
在这里插入图片描述

此处编写的是二选一,注意,模块名要与之前建立的工程名字保持一致.(上面的倒数第四行打错了,应该是sec_,见下面代码)

module test_t(a,b,sec,out1);
otput out1;
input a,b,sec;

wire sec_,a0,b0;

not(sec_,sec);
and(a0,a,sec_);
and(b0,b,sec);
or(out1,a0,b0);
endmodule

在这里插入图片描述
按下编译。waining不用过分理会,没有error就可以试着下载或其他。

QuartusII下查看RTL原理图的方法:
Tool>>Netlist Viewers>>RTL Viewers
此程序的RTL如下:

在这里插入图片描述
Quartus II绑定管脚
选择Pin Planner
在这里插入图片描述
在下列中的location,为程序的input与output选择管脚。选好后,再返回编译(关闭这个窗口就是返回了)
(如果没有下列的这个列表,参考:https://blog.csdn.net/deniece1/article/details/101382922)
在这里插入图片描述

确认没问题后,可以进行下载(点击Programer)

在这里插入图片描述
初次使用时,点击左上角的HardwareSetup,选择USB接口。如果没有的话,可能时你还没安装驱动(Win7、Win8、Win10系统USB-Blaster驱动程序无法安装的解决办法:
https://blog.csdn.net/chengbozhe/article/details/47335391),选好后,点击close。Mode选择JTAG;

在这里插入图片描述
在这里插入图片描述

点击左边的Add file,选择sof文件,点击open。

在这里插入图片描述
再点击Start,即可进行下载。
在这里插入图片描述
下载完成。
在这里插入图片描述
That is all,thanks for your attention!

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值