//具有清零和并行置数功能的4位同步二进制递增计数器
module cy4(input CR,PE,CP,
input CEP,CET,
input [3:0] D,
output reg[3:0] Q,
output TC
);
wire CE;
assign CE = CEP & CET;//CE=1时产生进数
assign TC = CET & PE & (Q == 4'b1111);//产生进位输出信号
always @(posedge CP or negedge CR )
if(!CR) begin //异步清零
Q <= 4'b0000;
end
else if(!PE) begin //预置
Q <= D;
end
else if(CE) begin //加1计数
Q <= Q + 1'b1;
end
else Q <= Q;//输出保持不变
endmodule
具有清零和并行置数功能的4位同步二进制递增计数器(行为描述)
最新推荐文章于 2022-07-24 05:19:46 发布