IIC 通信协议 （二）

---

---

目录

引言

子模块设计

思路

单字节 IIC 发送模块

思路

Verilog 源码

多字节发送控制模块

思路

Verilog 源码

仿真

思路

test bench

仿真结果

 

参考声明

---

 

---

引言

本篇博文承接前文，继续做 IIC 通信协议 FPGA实现相关的内容。用Verilog 编写一个 IIC 通信控制器，最后用 Microchip公司提供的 IIC 驱动器件的 Verilog 模型 辅助完成 仿真验证。

---

---

子模块设计

思路

此处的思路主要是将IIC复杂的通信步骤拆解，因为对器件进行一次读或者写操作，都需要如下步骤：

1. 发送起始信号，征用总线；
2. 发送器件ID，选择通信的从机；
3. 发送要操作的寄存器地址；
4. 发送/接收要写入/读出寄存器的数据；

因此为了简化设计的复杂度，将设计分为两大模块：