开发者分享｜Versal GTY 仿真: 初始化, 复位和速率变更

本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。

在 Versal ACAP GTY 收发器中，引入了“Master Reset Controller”（主复位控制器）的概念。
主复位控制器用于自动单步执行 LCPLL、RPLL、ILO、TX 可编程分频器、RX 可编程分频器、TX 通道以及 RX 通道的复位。
您可在 AM002 的“收发器主复位”部分中找到详细描述。GTY 中的全新主复位控制器取代了前几代 UltraScale/UltraScale+ 收发器的 GT Wizard 内包含的复位控制器帮助程序块。

在本仿真示例中，Versal GTY 配置如下：

通道 2 (ch2) 上为单通道

采用双线速率，将 10G/25G 编程到 CONFIG0/CONFIG1 内

对于这两个速率，REFCLK 均为 156.25MHz 并穿过相同的参考时钟端口

IP 设计示例用于完成设计并提供仿真测试激励文件。

 模块框图

设计示例的模块框图如下图所示。

此处随附了块设计 Tcl 脚本 (run.tcl)。(请点击阅读原文进行下载）

  Vivado 步骤

创建 gt_quad_base IP 并打开 IP 设计示例

1. 创建 gt_quad_base IP。在此例中，我们使用单通