【Verilog HDL】4.全减器

【 1. 源代码 】

  • 例化语句实现
 //半减器
module Half_sub(x,y,diff,s_out);
input  wire x,y;
output wire diff,s_out;
assign	diff=x^y;
assign	s_out=~(x)&y;
endmodule
//全减器,顶层文件
module Total_sub(x,y,sub_in,diffr,sub_out);
input  wire x,y,sub_in;
output  wire sub_out,diffr;
wire diff_temp1,s_out_temp1,s_out_temp2;
Half_sub U1(.x(x),.y(y),.diff(diff_temp1),.s_out(s_out_temp1));
Half_sub U2(.x(diff_temp1),.y(sub_in),.diff(diffr),.s_out(s_out_temp2));
or(sub_out,s_out_temp1,s_out_temp2);       
endmodule

在这里插入图片描述

【 2. 功能仿真图 】

在这里插入图片描述

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MR_Promethus

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值