uart驱动测试

最新推荐文章于 2024-03-17 18:16:09 发布

傻童:CPU

最新推荐文章于 2024-03-17 18:16:09 发布

阅读量409

点赞数

分类专栏： FPGA 文章标签： fpga

本文链接：https://blog.csdn.net/qq_45159887/article/details/118026649

版权

FPGA 专栏收录该内容

145 篇文章 144 订阅 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了如何在FPGA中进行UART驱动测试，主要涉及uart_drive_example模块，它连接了test_ctrl和uart_drive。test_ctrl通过监控rx_empty状态，读取并发送数据。模块设计采用状态机实现，包括WAIT_RX、WAIT_RD和SEND状态。在设置rx_en后，rx_data延迟一拍生效。应用时直接例化uart_drive即可。作者鼓励读者就FPGA相关问题进行交流讨论。

摘要由CSDN通过智能技术生成

uart驱动测试

uart_drive_example 负责将 test_ctrl 和 uart_drive 联系起来
在这里插入图片描述
test_ctrl 模块负责监控 rx_empty 是否为假值，一旦有数据接收到就可以读出，发送到发送缓冲区中。

此模块采用状态实现。共分为 WAIT_RX（等待 UART 接收数据）， WAIT_RD（等待读数据）， SEND（发送数据）。

将 rx_en 置高后， rx_data 需要等待一拍才会有效。

状态转移图如下：
在这里插入图片描述

代码如下：

`timescale 1ns / 1ps

module test_ctrl(
        input clk,
        input rst_n,
        input rx_empty,
        input [7:0] rx_data,
        ou

了解本专栏

超级会员免费看

傻童:CPU

关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
打赏
0
评论
uart驱动测试

uart驱动测试uart_drive_example 负责将 test_ctrl 和 uart_drive 联系起来test_ctrl 模块负责监控 rx_empty 是否为假值，一旦有数据接收到就可以读出，发送到发送缓冲区中。此模块采用状态实现。共分为 WAIT_RX（等待 UART 接收数据）， WAIT_RD（等待读数据）， SEND（发送数据）。将 rx_en 置高后， rx_data 需要等待一拍才会有效。状态转移图如下：代码如下：`timescale 1ns / 1psmo
复制链接

扫一扫