Verilog编程网站学习

一、Verilog编程网站

二、门电路

(一)与门

  • 题目链接:link.

  • 关系图
    在这里插入图片描述

  • 题目:本题要求使用 Verilog 语言描述一个模块,实现下图中与门。
    在这里插入图片描述

  • 解:图中in2输入信号需要取反。在这里插入图片描述

注意:& 和 && 的区别,& 是逐位与,而 && 是逻辑与。

(二)NOR门

  • 题目链接:link.

  • 关系图:
    在这里插入图片描述

  • 问题:本题要求使用 Verilog 实现一个 NOR 门,注意这里其实是或非门,而不是更常见的异或门,或非门是或门的输出取反。

  • 解:在这里插入图片描述

(三) 异或门

  • 题目链接:link.

异或门的输入输出可以概括为:(输入)相同(输出)为 0 ,不同为 1 。

  • 关系图(这里为异或门输出取反):
    在这里插入图片描述

  • 题目:本题要求使用 Verilog 实现一个XNOR 门,如下图:
    在这里插入图片描述

  • 解:此处foo中间信号取反这里写中间信号是为了便于理解,实际编程中应该为assign out = (in1 ~^ in2) ^ in3;以节约资源。在这里插入图片描述

三、组合电路

(一)组合电路一

  • 题目链接:link.

  • 题目:完成下图中的电路。

  • 0
    点赞
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值