【 Verilog HDL 】进一步了解 Verilog HDL 的赋值运算符

目录

连续赋值符号

阻塞赋值符号

非阻塞赋值

映射赋值符号

位置赋值

---

以前已经写过博文专门介绍阻塞赋值和非阻塞赋值运算符了，见博文：【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式，可今天看《FPGA之道》这本书时，回首过去，觉得说得还不够，这里再一次总结下 Verilog 中的赋值运算符。其中包括阻塞赋值和非阻塞赋值，感觉理解更进一步了。

包括对阻塞以及非阻塞这些字眼的理解，还有其他字眼的理解，这本书可谓真是通俗易懂，可惜买不到珍藏了。

---

连续赋值符号

连续赋值（continues assignments），它常配合assign关键字使用，仅能用于线网类型的变量赋值，例如：

input b;
wire a;
assign a = b;

当然也可以这样写：

input b;
wire a = b;

相比之下，我们可以称带有assign关键字的赋值方式为显式地连续赋值，而简化后的赋值方式为隐式地连续赋值。

为什么叫连续赋值呢？

这是因为该赋值语句所描述的硬件功能，赋值电路不需要等待任何事件的触发，也不会受任何事件的影响而中断，会连续不断地执行（当然了，在仿真的时候显