【ARM AMBA AXI 入门 6 - AXI3 协议中的锁定访问之AxLOCK信号】

已于 2023-11-10 15:23:14 修改
阅读量1k 收藏 4
点赞数
分类专栏： # ARM AMBA AXI 系列 文章标签： AXI LOCKED ACCESS AxLock AXI 互联 锁定访问 独占访问
于 2023-06-13 16:09:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/131189153
版权
本文介绍了ARM AMBA AXI协议中的锁定访问，包括AxLOCK信号的作用，如何保证锁定事务的执行，以及与独占访问的区别。锁定访问通过AxLOCK信号确保在一组连续读写操作中防止其他请求干扰，常用于原子操作。而独占访问则涉及多核处理器或DMA设备的资源共享。锁定访问在AXI3中得到支持，但在AXI4中已被移除。
摘要由CSDN通过智能技术生成


请阅读【ARM AMBA AXI 总线 文章专栏导读】

文章目录

上篇文章：ARM AMBA AXI 入门 5 - AXI 协议中的 QoS信号及User信号介绍
下篇文章：ARM AMBA AXI 入门 7 - AXI 协议中的独占访问 使用背景介绍

1.1 Locked accesses

当主机使用 AxLOCK 信号来指示事务是锁定的事务时，互连(Interconnect)必须确保只有该主机可以访问目标从属区域，直到来自同一主机的未锁定事务完成。互连中的仲裁器(arbiter)必须执行此限制。

在主机启动读或写事务的锁定序列之前，它必须确保没有其他事务等待完成。
下图用了 M0 和 M1 来展示 AXI 锁定访问

了解本专栏 订阅专栏 解锁全文 超级会员免费看
主公讲 ARM
关注
专栏目录
订阅专栏
【ARM AMBA AXI 入门 13 -- AXI 协议中 RRESP 信号详细介绍】
CodingCos的博客
11-21 1838
支持可共享高速缓存意味着系统能够确保不同核心的高速缓存之间数据的一致性，即使在多个核心同时读写同一内存区域的情况下。这通常发生在支持写回缓存的系统中，当一个缓存行被处理器修改后，它将被标记为 “dirty”。在支持高速缓存的系统中，预取操作常用于提前加载数据到高速缓存中，以期望减少未来对该数据访问的延迟。信号用来表示读取事务的响应状态，它由从设备（Slave）发往主设备（Master）来通知读取操作的完成情况。信号是一个 2 位的编码字段，用于指示读取操作是否成功完成，或者在操作过程中是否遇到了错误。
AXI 独占访问(Exclusive)和锁定访问(Locked )机制
zmfmfking的博客
09-03 2万+
本文讲解AXI协议中的独占访问和锁定访问机制。 AXI中使用 ARLOCK或 AWLOCK信号的编码来表示普通访问、独占访问和锁定访问，这里我们用AxLOCK代指。 独占访问（Exclusive accesses）： 独占访问机制使得信号量类型操作(semaphore type operations)的开发不需要总线在操作期间保持对某一特定主机的锁定。 独占访问的优点是既不会影响关键总线访问延迟，也不会影响最大可达到的带宽。 通过AxLOCK信号的值来选择独占访问，RRESP和BRESP信号分别表示独占访问
【总线】AXI4第八课时：介绍AXI的 “原子访问“ ：独占访问（Exclusive Access）和锁定访问（Locked Access）
最新发布
sqqwm的专栏
07-05 1732
【总线】AXI4第八课时：介绍AXI的 "原子访问" ：独占访问（Exclusive Access）和锁定访问（Locked Access）
AXI 总线协议学习笔记（3）
记录所学，分享知识，结识挚友
02-02 1918
AXI协议阐述
AXI 中文
Noahyo的博客
04-20 2668
AXI总线协议资料整理 第一部分： 1、AXI简介：AXI（AdvancedeXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（AdvancedMicrocontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只...
AXI高级信号使用说明
cy413026的博客
10-27 1551
AXQOS：AXI4中的信号，4bit的quality，用在每个读写transaction的channel中，用作priority indicator，越大的值，表示越高的。cacheable在读操作中，表示可以prefetch一些数据，在写操作中，表示可以将不同的write merged together。比如，对read-only区域的写，lowe-power状态下的访问，不支持的size，burst等。RRESP/BRESP：表示四种错误，OKAY/EXOKAY/SLVERR/DECERR。
【ARM AMBA AXI 入门 1 -- AXI 握手协议入门】
CodingCos的博客
06-06 1440
AXI 标准协议有五路独立的数据通道，这些通道都只支持单向传输读地址通道：主机在读地址通道上写入想要读取的数据的地址以及控制信息；读数据通道：从机在接收到地址后，将该地址上的数据通过读数据通道发送给主机；写地址通道：主机在写地址通道上写地址和控制信息；在写地址操作结束之后，即主机确保从机已经获得了此次传输的地址和控制信息后，才开始在写数据通道上写数据；写数据通道；写回复通道：从机在写回复通道上，将此次写传输的状态回复给主机。每一路数据通道都遵循双向握手机制，即使用VALID和READY。
【ARM AMBA AXI 入门 7 - AXI 协议中的独占访问 使用背景介绍】
CodingCos的博客
11-07 1737
本文主要介绍了 AXI 总线中的独占访问使用的原因及背景，已经软件中如何利用独占访问机制的
【ARM AMBA AXI 入门 5 - AXI 协议中的 QoS信号及User信号介绍 】
CodingCos的博客
06-12 3563
在芯片设计中，以内存带宽为例，对于手机 SoC 或通用的图像 GPU而言，显示接口模块显然需要稍高一些的优先级，否则打游戏时显示图像不流畅会极大的影响用户体验。要注意的是，如果是不同厂家的 IP，在集成时千万要看好了USER信号的具体用法，很有可能不兼容，不能直连。增加的 QoS 信号可以在这句话的基础上进一步指导 Transaction 的执行顺序，通常情况下，高优先级, QOS信号数值也会大一些。就是在资源有限的情况下，尽可能的保证高优先级的模块或组件获得足够的资源，比如内存带宽。
AMBA-AXI3-v1.0协议中文
01-21
AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文 AMBA-AXI3-v1.0协议中文
AXI总线协议
热门推荐
ivy_reny的专栏
02-21 4万+
0.绪论 AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输
AXI3和AXI4协议详细说明
徐大康的博客
07-28 1万+
本文详细介绍了AXI3和AXI4协议的读写过程，对比了它们之间的区别，列出了和协议相关的所有信号并加以说明。
AMBA协议- AXI协议指南（2）
ygyglg的专栏
04-04 1846
AXI为读和写事务都提供响应信号。对于读事务，从下级设备传来的响应信息会使用信号在读数据通道上进行信号传递。对于写事务，响应信息会使用信号在写响应通道上进行信号传递。写数据 strobe 信号由管理器用来告诉下属需要哪些数据总线的字节。写数据 strobe 对于高效移动稀疏数据数组的缓存访问非常有用。除了使用写数据 strobe，您还可以通过使用不对齐的起始地址来优化数据传输。写通道在数据总线上每个字节都有一个 strobe 位。这些位组成 WSTRB 信号。
AXI协议规范超详细中文总结版
HackEle的博客
07-13 3万+
AXI协议规范中文翻译版来源：https://github.com/lizhirui/AXI_spec_chinese综述本文参考分析整理总结了AMBA AXI and ACE Protocol Specification文档的AXI总线协议规范部分，错误之处欢迎指出。AMBA AXI协议支持高性能高频的系统设计，该协议拥有以下优点：适合高带宽和低延迟的设计不需要复杂的桥...
AXI协议详解
qaunmhh的博客
07-17 1万+
AXI总共分为5个通道，写地址，写数据，写应答，读地址，读数据（读应答在读数据中体现）特点独立的地址数据通道，通道传输为单方向。可同时做数据读写。有三种传输模式，地址固定（fixed），地址等量增加（incr），地址等量增加循环（wrap）.........
关于AXI总线deadlock，AHB性能讨论
cy413026的博客
12-29 2904
http://bbs.eetop.cn/viewthread.php?tid=354830
AXI协议中的模棱两可的含义的解释
CrazyUncle的博客
05-07 4757
Cachable和bufferable     一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。 bufferable     Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种B...
AMBA 4 AXI4-Stream协议规范解析
AMBA（Advanced Microcontroller Bus Architecture）4 AXI4-Stream协议是ARM公司推出的一种高性能、低延迟的互连架构，专为实现处理器和其他系统组件之间的高速数据流传输而设计。该协议规范主要针对硬件和软件...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值