【ARM AMBA AXI 入门 15 -- AXI-Lite 详细介绍】

已于 2023-11-21 14:22:25 修改
阅读量989 收藏
点赞数 19
分类专栏： # ARM AMBA AXI 系列 文章标签： arm开发 AXI-Lite 详细介绍 AXI-lite与AXI
于 2023-11-21 10:59:26 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/134525398
版权
本文介绍了ARM AMBA AXI总线中的AXI Lite协议，对比了AXI Lite与AXI Full的区别。AXI Lite是AXI Full的简化版，适用于简单的控制寄存器访问，而AXI Full则适用于高性能数据传输。AXI Lite不支持突发传输和多个未完成事务，常用于微控制器和低带宽外设。
摘要由CSDN通过智能技术生成


请阅读【ARM AMBA AXI 总线 文章专栏导读】

文章目录

AXI Lite

AMBA AXI4 规范中包含三种不同的协议接口，分别是：

  • AXI4-Full
  • AXI4-Lite
  • AXI4-Stream
    在这里插入图片描述

上图中的 AXI FULL 和 AIX-Lite 我们都把它们叫做 Memory map, memory map的协议是可以寻址的，它是有地址的，它每次的访问都是针对内存中的一个特定地址。

在实际的系统设计中，大多数复杂的 SoC (System on Chip) 设计会同时使用 AXI4 和 AXI4-Lite。AXI4 用于主数据路径，例如处理器与内存之间的通信，而 AXI4-Lite 通常用于处理器与外设的控制接口。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
主公讲 ARM
关注
专栏目录
订阅专栏
【ARM AMBA AXI 入门 13 -- AXI 协议中 RRESP 信号详细介绍】
CodingCos的博客
11-21 1874
支持可共享高速缓存意味着系统能够确保不同核心的高速缓存之间数据的一致性，即使在多个核心同时读写同一内存区域的情况下。这通常发生在支持写回缓存的系统中，当一个缓存行被处理器修改后，它将被标记为 “dirty”。在支持高速缓存的系统中，预取操作常用于提前加载数据到高速缓存中，以期望减少未来对该数据访问的延迟。信号用来表示读取事务的响应状态，它由从设备（Slave）发往主设备（Master）来通知读取操作的完成情况。信号是一个 2 位的编码字段，用于指示读取操作是否成功完成，或者在操作过程中是否遇到了错误。
AXI LITE和full的区别
FPGAer_QQ742875810的博客
03-04 1054
axi_lite的突发长度是1，适用于慢速数据传输。 axi_full的突发长度是16，针对于AXI3。 axi_full的突发长度是256，针对于AXI4。适用于快速数据传输。
AXI4总线--AXI4-Lite篇
HHH的博客
05-16 2330
写在前面         AXI4-Lite总线可以说是AXI4-Full总线的简化版，仅支持突发长度为1的事务传输。在学习AXI4-Lite总线时，建议先了解AXI4-Full总线，本文也注重介绍两者的差异。         AXI 表示 Advanc...
AXI4总线协议（包含AXI4-Lite、AXI4_full、AXI4-Stream）
Random南荞的博客
04-10 1698
AXI（高级可扩展接口），是ARM MBA的一部分；AMBA：高级微控制器总线架构；是1996年首次引入的一组微控制器总线；开放的片内互联的总线标准，能在多主机设计中实现多个控制器和外围设备之间的连接和管理。AXI4是学习ZYNQ的PL与PS交互通信的重要部分，必须弄懂原理时序，后续在进行实时整理更新。
AXI协议学习笔记（汇总篇）
piper291023的博客
10-11 2867
最近又看了一遍AXI协议，下面内容是AXI4_Full的内容，
AXI总线介绍
weixin_42790063的博客
05-20 1万+
一、AXI总线概述 在Xilinx系列FPGA及其有关IP核中，经常见到AXI总线接口，AXI总线又分为三种： AXI-Lite，AXI-Full以及AXI-Stream，其中AXI-Lite和AXI-Full都是基于memory map的形式实现数据传输（即包括地址总线），而AXI-Stream是以数据流的形式传输，无地址。 其中AXI-Lite是AXI-Full的简化版，适合小批量的数据传输，常用来进行命令的传输，IP核的初始化等。 AXI-Full则适用于大批量，高性能的数据传输。 文章将对
【ARM AMBA AXI 入门 1 -- AXI 握手协议入门】
CodingCos的博客
06-06 1454
AXI 标准协议有五路独立的数据通道，这些通道都只支持单向传输读地址通道：主机在读地址通道上写入想要读取的数据的地址以及控制信息；读数据通道：从机在接收到地址后，将该地址上的数据通过读数据通道发送给主机；写地址通道：主机在写地址通道上写地址和控制信息；在写地址操作结束之后，即主机确保从机已经获得了此次传输的地址和控制信息后，才开始在写数据通道上写数据；写数据通道；写回复通道：从机在写回复通道上，将此次写传输的状态回复给主机。每一路数据通道都遵循双向握手机制，即使用VALID和READY。
AMBA-AXI-and-ace-spec amba总线协议
01-16
此外，ARM还提供了相应的工具和模型，如AMBA Designer和AMBA Protocol Checker，帮助开发者验证和调试基于AXI和ACE的系统设计。 总之，AMBA AXI和ACE协议是现代SoC设计中的核心接口规范，它们为处理器、内存和外设...
【ARM AMBA AXI 入门 10 - AXI 总线 DATA信号与 STRB 信号之间的关系 】
CodingCos的博客
08-23 1832
每个字节有一个相关的STRB信号，每一个STRB信号对应的字节是按照字节地址对齐的。：当进行写操作时，DATA 信号传输要写入的数据，而STRB信号指示在DATA信号中哪些字节是有效的。例如，如果DATA信号传输的是32位数据，但只有低16位是有效的，那么STRB信号就应该设置为“例如，如果DATA信号传输的是64位数据，且所有位都是有效的，那么那么STRB信号的值就应该为“位（对应前两个STRB信号）是有效的，而高16位（对应后两个STRB信号）是无效的。信号在AXI协议中有特殊的含义和关系。
FPGA开发(4)——AXI_LITE总线协议
qq_40995480的博客
11-23 6752
介绍了axi总线协议，并且完成了axi-lite协议的波形图绘制、代码编写以及测试
详解AXI4-Lite接口（1）--什么是AXI4-Lite接口
孤独的单刀
11-24 1万+
通过本文您会学到：什么是AXI-Lite接口？
AXI协议(三)-AXI-FULL概述及传输事务
今日你学左米啊
06-05 3321
AXI协议(三)-AXI-FULL概述及传输事务 在本文中，你将可能学会： AXI-FULL协议的梗概 AXI-Full一次传输业务的过程 由于AXI协议的复杂,下面的内容可能在后面才会介绍到: 乱序和穿插机制(包括ID) 锁定（lock）和独占(exclusive)机制 缓存(cache和buffer)机制 QOS和REGION机制 本文会专注于传输,上面的会专开别的文章介绍,下称AXI-Full为AXI 由于篇幅关系，代码会放在下一篇 文章目录AXI协议(三)-AXI-FULL概述及传输事务A
基于FPGA的AXI协议讲解(2)
zhangningning1996的博客
06-20 4793
基于FPGA的AXI_Full协议讲解参考文献项目简述AXI_Full读协议VIVADO建立AXI4_Full IPAXI_Full读项目AXI_Full读协议代码PS端代码下板测试代码 参考文献 [1]、V3学院 项目简述 前一篇文章我们已经进行讲解了AXI_Lite协议，该协议的突发长度是1，在工程中主要起的作用是配置寄存器。 在FPGA中最常见的就是大数据的传输，一般我们使用AXI_Full协议来进行数据的传输。这篇文章我们主要讲解使用AXI_Full协议来进行ZYNQ端的DDR3的读写，当然如果不是
AXI4（AXI-full）总线详细介绍
热门推荐
梦 醉了谁的博客
06-17 3万+
AXI4（AXI-full）总线详细介绍1.1 什么是AXI1.1.1 zynq的三种AXI总线1.1.2 AXI的三种接口1.1.3 AXI协议1.1.3.1 AXI握手协议1.1.3.2 突发式读写1.2 AXI管脚说明1.3 读写传输实现过程1.3.1 读传输实现过程1.3.2 写传输实现过程1.4 AXI的数据结构 1.1 什么是AXI    总线、接口和协议，这三个词常常被联系在一起，但是我们要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由数据线、地址线、控制线等
使用axi4_full进行ddr3读写实验和axi4_lite进行流水灯实验
qq_52112285的博客
10-20 1118
DDR从诞生到现在已经经历了多代，分别是第一代SDR SDRAM（Single Data Rate SDRAM，同步型动态存储器），第二代的DDR SDRAM，第三代的DDR2 SDRAM，第四代的DDR3 SDRAM，现在已经发展到DDR5 SDRAM。Rank：一组可以被一个内存通道同时访问的芯片组合称作一个rank，一个rank中的每个芯片都共用内存通道提供的地址线、控制线和数据线，同时每个芯片都提供一组输出线，这些输出线组合起来就是内存条的输出线。Bank：是一个逻辑上的概念。
【STM32开发环境搭建】-3-STM32CubeMX Project Manager配置-自动生成一个Keil(MDK-ARM) 5的工程
「汽车电子助手」的博客
09-29 1646
【STM32开发环境搭建】-3-STM32CubeMX Project Manager配置-自动生成一个Keil(MDK-ARM) 5的工程
OpenHarmony（鸿蒙南向开发）——轻量和小型系统三方库移植指南（一）
最新发布
鸿蒙开发知识记录
10-06 1273
本文为OpenHarmony开发者提供一些组织编译形式比较常见（CMakeLists、Makefile）的三方库的移植指南，该指南当前仅适用于Hi3516DV300和Hi3518EV300两个平台，文中着重介绍各编译组织方式下工具链的设置方法以及如何将该库的编译添加到OpenHarmony整个工程的构建中。
【STM32开发环境搭建】-4-在STM32CubeMX中新增Keil(MDK-ARM) 5的工程目录(包含指定路径的C和H文件)
「汽车电子助手」的博客
09-29 1049
【STM32开发环境搭建】-4-在STM32CubeMX中新增Keil(MDK-ARM) 5的工程目录(包含指定路径的C和H文件)
AXI4-Lite详解：简化版AXI协议特性解析
AXI4协议由Xilinx和ARM共同制定，是AMBA架构的一部分，旨在适应高性能系统的需求，提供高带宽、低延迟，且灵活的接口，向下兼容AHB和APB接口。AXI协议的关键特性包括独立的地址/控制和数据阶段、非对齐数据传输支持...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值