三种不同代码实现2位计数器的RTL比较

第一种：

module fenpinqi_reg(out,reset,clk);
    output[1:0] out;
    input reset,clk;
    reg[1:0] out;


    always @(posedge clk)
        begin
            if (reset) 
                out<=0; //同步复位
            else 
                out<=out+1'b1; //计数
        end

endmodule

波形为：

RTL为：

第二种：

//若要实现N分频，则state应设置为N/2-1
module fenpinqi(clk, clr, q0, state);
input clk, clr;
output reg q0;
output reg [1:0] state;
always@(posedge clk)
begin
if(clr)
begin