Ultrascale 系列-GT

不同GT资源比较

Xilinx FPGA的GT意思是Gigabyte Transceiver。通常称呼为Serdes、高速收发器。GT在xilinx不同系列有着不同的产品，从7系列到UltraScale系列分别有GTP、GTX、GTZ、GTH、GTY和GTM。不同GT整体结构上类似，为了支持越来越高的line rate，在细节上有着不同的差异。

参考：FPGA Xilinx 高速串行收发器横向比较_fpga中gtx和gtp什么区别-CSDN博客

不同的GT资源所能支持的线速率

GTM	10.3Gb/s-58Gb/s（U+）
GTY	500Mb/s-30.5Gb/s（U）500Mb/s-32.75Gb/s（U+）
GTH	500Mb/s-16.375Gb/s（U）500Mb/s-13.1Gb/s（7）
GTX	500Mb/s-12.5Gb/s（7）
GTP	500Mb/s-6.6Gb/s

GTM

GTY

GTH

GTX

GTP

8B/10B、64B/66B、128B/130B 

GTP、GTX系列中的PCS只有8B/10B编码模块，但其IP是支持64B/66B编码的

GTY、GTH中的PCS既存在8B/10B编码模块也存在64B/66B编码

RX EQ与DFE

为了支持不同的速率，不同级别的serdes在接收端部分均衡模块采用了不同性能的电路来实现信号的均衡

Artix7系列的GTP最高只能支持到6Gbps的速率，其接收端的均衡电路如下所示：

Kintex 系列的GTX

Ultrascale系列的GTH

GTH的GT结构

Quard

参考：https://www.cnblogs.com/amxiang/p/17028748.html

以GTH为例介绍一下GT资源

GT资源是以Quad为单位的，一个Quard包含一个GT_COMMON和4个GT_CHANNEL

下图为GTH的Quard，其中GT_COMMON包含两个QPLL,一个GT_CHANNEL包含一个CPLL和一个receive、transmitter。

（当线速率大于6.6Gbps的时候必须使用QPLL，低于6.6Gbps可以是使用CPLL也可以使用QPLL）

Reference Clock Selection and Distribution

 一个GT Quad包含一个GTHE3/4_COMMON 、 4个GTHE3/4_CHANNEL、2对专用外部参考时钟pin、专用参考时钟routing。每个transceiver都需要例化对应的GTHE3/4_CHANNEL，但只有需要使用高性能QPLL时才需要例化GTHE3/4_COMMON。QPLL/CPLL的参考时钟可以来自其它的两个Quard（相邻的上下两个Quard）

GT_CHANNELA结构

TX Transmitter 和RX Transmitter时钟域划分