FPGA Xilinx 高速串行收发器横向比较

最新推荐文章于 2025-03-13 18:23:41 发布
最新推荐文章于 2025-03-13 18:23:41 发布
阅读量1.8k 收藏 19
点赞数 2
分类专栏： FPGA 文章标签： 高速串行收发器 serdes FPGA xilinx
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuyanbei24/article/details/118310132
版权

FPGA Xilinx 高速串行收发器横向比较

长时间没有做高速相关的FPGA单板开发，一直停留在GTX和GTP的时代

是时候梳理一下，从Xilinx的7系列到目前的ultrascale系列，收发器的line rate越来越高，强大的管道能力，是支持目前大数据时代海量数据传输的基础。

GTM

在这里插入图片描述

GTY

在这里插入图片描述
在这里插入图片描述

GTH

在这里插入图片描述
在这里插入图片描述

GTX

在这里插入图片描述
在这里插入图片描述

GTP

在这里插入图片描述
在这里插入图片描述

收发器结构上的异同

上述五种高速收收发器之间，存在不同点

在这里插入图片描述

8B10B/64B66B/128B130B

在GTP\GTX 的框图中PCS部分只有8B10B编解码功能模块，但是IP是支持64B/66B编码方式的，通过百度索引，有一片专利是支持8B10B 与 64B/66B 码型互转的

在0GTH\GTY的框图中，分别有独立的8B10B、128B130B编解码功能模块，通过开关选择。

RX EQ与DFE

为了支持不同的速率，不同级别的serdes在接收端部分均衡模块采用了不同性能的电路来实现信号的均衡

Artix7系列的GTP最高只能支持到6Gbps的速率，其接收端的均衡电路如下所示：
在这里插入图片描述
Kintex 系列的GTX

在这里插入图片描述

Ultrascale系列的GTH
在这里插入图片描述

逻辑这回事（七）---- 器件基础
冬瓜
06-30 392
Xilinx FPGA创建了先进的硅模块（ASMBL）架构，以实现FPGA具有针对不同应用程序领域优化的各种功能组合的平台。通过这一创新，Xilinx提供了更多的设备选择，使客户能够为其特定设计选择具有正确的功能和功能组合的FPGA。ASMBL体系结构通过以下方式突破了传统的设计障碍：消除几何布局约束，如I/O数量和阵列大小之间的依赖关系；允许将电源和接地放置在芯片上的任何位置，增强芯片上的电源和接地点分布；允许独立于彼此和周围资源对不同的集成IP块进行扩展。芯片主要由6部分完成，分别为：基本可编程
MATLAB算法实战应用案例精讲-【自动驾驶】相控阵天线方向图
qq_36130719的博客
07-31 880
虽然数字相控阵在商业以及航空航天和防务应用中不断增长，但许多设计工程师对相控阵天线并不算了解。相控阵天线设计并非新生事物，经过数十年的发展，这一理论已经相当成熟，但是，大多数文献仅适合精通电磁数学的天线工程师。随着相控阵开始包含更多混合信号和数字内容，许多工程师可以从更直观的相控阵天线方向图说明中获益。事实证明，相控阵天线行为与混合信号和数字工程师每天处理的离散时间采样系统之间有许多相似之处。
Xilinx FPGA高速串行收发器简介
weixin_33955681的博客
10-08 3776
1 Overview 与传统的并行实现方法相比，基于串行I/O的设计具有很多优势，包括：器件引脚数较少、降低了板空间要求、印刷电路板(PCB)层数较少、可以轻松实现PCB设计、连接器较小、电磁干扰降低并具有较好的抗噪能力。 2 高速串行通信中用到的技术 2.1多重相位 高速的秘密在于多重相位技术。所谓多重相位，就是在一个时钟的不同相位提取数据，例如，由锁相环产...
FPGA - Xilinx系列高速收发器---GTX
博客
05-14 8141
（9）IP核生成完成打开官方Example DesignGT高速收发器的IP Example已经具有相当完备的功能，但是GT IP 核端口信号非常多，乱七八糟的信号也多，可以使用官方的文件封装 一个非常简洁明了、看着非常舒服的用户端信号出来如下图：修改gtwizard_0_exdes.v文件，加入用户端接受和发送相关信号就实现上述框架！
Xilinx系列FPGA GT高速接口设计方案汇总，加快你的项目设计，纯干货分享，提供工程源码和技术支持
最新发布
qq_41667729的博客
03-13 969
Xilinx系列FPGA GT高速接口设计方案汇总，加快你的项目设计，纯干货分享，提供工程源码和技术支持
基于FPGA的高速串行通信之GTX收发器——差分IO信号
fpga_dds_plus的博客
05-14 7528
高速差分IO信号的基础知识： 1、初步认识GTX 当你接触到FPGA的高速串行通信时，比如GTX收发器，一条TX发送线，一条RX接收线，这时候你肯定会联想到UART串口，UART串口通信多么简单方便，只要两个通信的设备或者说器件按照一个协议进行传输就OK咯，数据是一位一位的传送的，类似的GTX收发器也是一位一位的传输数据，那么问题来了，UART就问GTX：“凭啥你的传输速率能飙
基于XILINX FPGA芯片高速串行接口GTX学习笔记
weixin_45189652的博客
10-13 442
基于XILINX FPGA芯片高速串行接口GTX学习笔记
FPGA的高速收发器(GTX/GTY/GTP)的快速上手教程
weixin_44253012的博客
03-17 1万+
看完保证能让你用起来GTX
校招IC/FPGA系列之简答题合集
programmer_guan的博客
12-08 4312
校园招聘即将开始，是时候回顾一下FPGA设计基础，顺便记录一下求职期间的一些经历。 线与逻辑 线与逻辑：即两个输出端(包括两个以上)直接互连就可以实现"AND"的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流)，而烧坏器件。在硬件上，可用集电极开路门(OC门)或三态门(TS门)来实现。 OC门实现线与，应同时在输出端口加一个上拉电阻；三态门(TS门)主要应用于多个门输出共享数据总线，为避免多
【构建多核FPGA系统】：揭秘挑战与机遇并存的XC7K325T
本文首先介绍多核FPGA系统的总体架构及其在XC7K325T平台的应用，重点分析了硬件架构的核心特性、互连资源、热管理和电源设计。接着，探讨了多核FPGA编程与设计中面临的挑战，包括设计工具的选择、多核同步与通信问题...
Python 物联网全栈开发经验教训共享
m0_46700908的博客
07-07 1837
作者 | 刘凯责编 | 薄荷茶微信公众号ID | csdn_iot本文为7月1日「一天掌握物联网全栈开发之道」在线峰会中，刘凯老师的《从芯片到云端——Python 物联网全栈开发经验教训共享》演讲实录。在公众号后台回复“Python”查看在线峰会更多细节。大家好，我叫刘凯，由我讲解From Chip to Cloud，Python物联网全栈开发的内容。主要从前言、 Pyt...
7系列高速串行接口的使用
09-03
xilinx fpga 7系列的高速串行IP核的使用。项目名称： Xilinx 7 系列 FPGA 高速串行接口 GTP 的使用 FPGA： Xilinx XC7A200T fbg676 用户数据位宽： 4Byte 串行速率： 4.25Gbps
XILINX FPGA高速收发器（GT）
m0_52889836的博客
12-30 3224
xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH、GTZ四种串行高速收发器，可以支持多种协议如PCI Express，SATA，JESD204B等。四种收发器主要区别是支持的线速率不同，下图可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。GT支持的使用场景如下：GT以硬核的形式集成在FPGA芯片中。其中，一个GT称为一个channel，四个GT组成一组称为Quad，如下图所示，一共四个Quad，16个GT。
FPGA GT 高速收发器的一些认识（一）
weixin_42306014的博客
07-16 1751
FPGA内部的高速收发器一般称为GT（GT的意思是Gigabyte Transceiver），速度根据器件的不同能够支持的速率也不相同。在Xilinx 7系列的FPGA中，按支持的最高线速率排序，GTP是最低的，GTZ是最高的。例：假设线速度需要跑到1G，那么我们FPGA内部逻辑就需要跑到1GHz，才可以对外发出1G的bit流（即使采用DDR的方式发出，也需要内部500MHz）。下面简单介绍一下FPGA内部的高速收发器（主要以Xilinx的A7 FPGA为例，其他的“大概”大同小异）。
Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
sinat_22001183的博客
12-06 125
接收端和发送端过程相反，相似点较多，这里就不赘述了，需要注意的是RX接收端的弹性缓冲区，其具有时钟纠正和通道绑定功能。QPLL和CPLL的区别，在于两者支持的线速率不同，对于CPLL来说，支持的线速率位1.6GHz到3.3GHZ之间，而对于QPLL来说，GTX支持的线速率分两档，Lower Baud支持5.93GHz~8.0GHz，Upper Baud支持9.8GHz~12.5GHz，对于GTH则不分档位，支持的线速率为8.0GHz~13.1GHz。
FPGA Xilinx 7系列高速收发器GTX通信
热门推荐
Crazzy_M的博客
10-30 1万+
Xilinx 7系列高速收发器GTX 说明： FPGA: TX端_zynq(7z035) RX端_zynq(7z100)。 两个FPGA通过SFP(光纤)接口相连进行GTX的通信。 环境：Vivado2018.2。 IP核：7 Series FPGAs Transceivers Wizard(3.6) SFP模块： 硬件连接示意图： 文章目录1.IP核配置前熟悉原理图TX端RX端2.GTX收发器解析TX端RX端3. IP核配置TX端IP配置RX端IP配置4.生成IP Example 工程并做相应修改TX
FPGA实现高速串行接口——打造Aurora通信协议
ZdqDeveloper的博客
09-24 755
在接收端，当接收到有效数据时，将数据存入rx_data_reg中，并设置rx_data_valid_reg为1。在发送端，当tx_data_valid_reg为1时，将tx_data_reg中的数据传输给aurora_tx_data，并设置aurora_tx_dvalid为1。在接收端，我们需要使用Aurora IP核提供的接口来接收数据，并对接收到的数据进行处理。在发送端，我们需要将待发送的数据传输给Aurora IP核，以进行发送。根据系统设计的需要，将Aurora IP核的端口与其他模块连接起来。
Xilinx FPGA 7系列 GTX/GTH Transceivers (1)
baidu_34971492的博客
09-14 3464
GT资源是Xilinx系列FPGA的重要卖点，也是做高速接口的基础，不管是PCIE、SATA、MAC等，都需要用到GT资源来做数据高速串化和解串处理，Xilinx不同的FPGA系列拥有不同的GT资源类型，等，他们的速度越来越高，应用场景也越来越高端。。。7系列FPGA GTX和GTH收发器是功率高效的收发器，的线路速率，。GTX/GTH收发器具有高度可配置性，并与FPGA的可编程逻辑资源紧密集成。
FPGA的GTP高速串行接口数据收发
张华山
10-25 1万+
GTP（吉比特收发器）简称Gigabit Transceiver with Low Power，经常应用于板级通信，板与板，应用在高速串行接口的数据收发。在A7系列芯片中我们叫GTP、在K7系列我们叫GTX、V系列叫GTH、对于不同速度等级的高速通信的物理接口。 首先就是要了解aurora IP帧模式 Aurora 协议是由Xilinx 公司提供的一个开放、免费的链路层协议，可以用来进行点到点...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值