PCIE均衡参数寻优困境

图1. PCIE的应用场景示意图  如上图所示，PCIE在不同设备之间的互连应用中，发挥着越来越重要的作用。PCIE是一种点点对的传输方式，通过增加lane数或提高每条lane的传输速率，都可以提高PCIE的传输带宽。近些年来，PCIE的速率得到极大的提升，PCIE 1.0的传输速率只有2.5GT/s，但2022年发布的PCIE6.0的传输速率已经达到了64GT/s。速率提升带来信号完整性(Signal Integrity, SI)的极大挑战。传输链路通常具有低通特性，信号速率越高，信号中的高频成分被衰减得越严重，从而引起严重的ISI问题。此外，信号速率提升也使得串扰、反射等影响越来越大。所有这些因素，都会导致眼图质量恶化和误码率提高。

 均衡是消除ISI影响的有效手段，FFE(Feed-forward Equalizer)、CTLE(Continuous Time Linear Equalizer)和DFE(Decision Feedback Equalizer)这三种常用均衡器从PCIE3.0(8GT/s)开始就被应用到PCIE中了。其中，FFE是在Tx端通过调整前抽头(pre-cursor)、主抽头(main-cursor)和后抽头(post-cursor)来实现的。不同抽头系数的组合决定了Preshoot、Deemphasis和boot的大小。CTLE是通过在Rx端加一个模拟高通滤波器来实现的。FFE和CTLE同属于线性均衡器，它们的目的都是补偿信道衰减，使信号整体传输函数在通带内保持平坦。DFE是一种非线性均衡器，它的基本原理是直接估计出前面码元对当前码元的ISI大小，然后从当前码元波形中将该ISI扣除。总之，采用合适的均衡配置对保证PCIE信号完整性具有重要意义。

图2. 没均衡的眼图和过均衡的眼图对比

 合理配置均衡参数的重要性显然不言自明，但要实现却并非易事，至少面临以下困难：
 (1) 上述所有均衡器的配置都应该和实际链路特性相匹配，过均衡或均衡不足都可能适得其反，导致均衡后的眼图质量甚至不如原始眼图的情况。图2 给出了一组原始眼图和过均衡眼图的对比，均衡后眼图质量明显恶化；
 (2) 处理链路插损外，其他因素如串扰、反射、噪声等都应该考虑到均衡器的配置中，比如不合理的CTLE配置，可能极大地放大高频噪声，导致信号质量恶化。
 (3) 多个均衡器的配置需要全面统筹考虑，单个均衡器性能最优并不能保证组合后整体均衡性能最优。
 为了获得最优均衡配置，许多学者都进行了大量研究。最直观的方法显然是对所有可能的均衡参数组合进行遍历搜索，比较各种均衡参数下，系统的误码率。这种方法的问题是耗时过长，效率低下。有些研究考虑直接从系统的信号完整性入手去优化系统的硬件电路。此外还有各种各样最优化算法，比如随机搜索、遗传算法、贝叶斯优化等都得到了应用。尽管如此，仍然还有=很多问题需要解决。比如，一旦链路发生变化，均衡参数寻优过程就得重新做起。
 相比其他高速传输协议，PCIE的最优均衡配置具有独特的挑战。PCIE支持将不同插卡(Add-in-Card, AIC)插到主板上(host system)，一旦插卡发生变化，整个均衡寻优过程将重新开始。正是因为这样，PCIE对均衡方法的效率和鲁棒性要求更高。

图3. PCIE中动态均衡过程

 如上图所示，从PCIE3.0开始，PCIE中采用动态协商均衡的方式来实现均衡参数寻优。它是一种循环迭代协商的方式，插卡和主板会不断调整Tx端的FFE抽头系数和RX端CTLE的DC Gain。具体地，该协商过程包含4个步骤。均衡参数寻优主要在步骤2(phase 2)和步骤3(phase 3)完成。在步骤2中，插卡会调整自身的CTLE参数，同时发出请求以调整主板上的FFE参数。在步骤3中，主板会调整自身的CTLE参数同时要求插卡配合调整FFE抽头系数。