Verilog 学习笔记之数据类型

最新推荐文章于 2024-08-13 09:57:44 发布
最新推荐文章于 2024-08-13 09:57:44 发布
阅读量5.3k 收藏 20
点赞数 4
分类专栏： Verilog 数字系统
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011731939/article/details/40807449
版权
本文是Verilog学习笔记，详细介绍了Verilog中的三种主要数据类型：Nets、寄存器（register）类型变量和参数（parameters）类型。Nets包括wire、supply、wor等不同类型的网络连线，寄存器类型变量如reg、integer和real用于存储数据，参数类型用于定制模块的可配置属性。
摘要由CSDN通过智能技术生成

Verilog 有三种主要的数据类型：

Nets      表示器件之间的物理连接 , 称为网络连接类型
Register    表示抽象的储存单元，称为寄存器 /变量类型
Parameter 表示运行时的常数，称为参数类型


1.Nets（网络连线）：

由模块或门驱动的连线。驱动端信号的改变会立刻传递到输出的连线上。

例如：下图，selb的改变，会自动地立刻影响或门的输出。



连接（Nets）类型变量的种类：</

最低0.47元/天 解锁文章
番茄之家
关注
专栏目录
verilog学习笔记（持续更新）
weixin_42123710的博客
04-16 1940
文章目录第二章 Verilog 基础知识2.1 Verilog HDL语言要素2.1.1 空白符2.1.2 注释符2.1.3 标识符2.1.4 关键字2.1.5 数值2.2 数据类型连线型寄存器型2.3 [运算符](https://www.cnblogs.com/anne-vista/archive/2013/04/04/2999544.html)和表达式2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑运算符2.3.5 按位操作符2.3.6 规约操作符2.3.7 移位操
Verilog 学习笔记（一）代码结构，数据类型和运算符
b695715364的博客
07-18 2708
Verilog 学习笔记（一）
verilog的input和output的类型
热门推荐
qq_38677031的博客
03-10 1万+
verilog的input和output是什么类型？ reg and wire specify how the object will be assigned and are therefore only meaningful for outputs. reg和wire指定如何分配对象，因此仅对输出有意义。 If you plan to assign your output in sequenti...
Verilog 基础知识- Verilog 基础语法与注意事项
最新发布
mochenbaobei的博客
08-13 1347
如图1所示，top_module的两个输入端口连接到次级模块(mod_a)的输入端口，那如何在top_module模块模块中使用mod_a模块的功能呢？这就需要通过模块实例化，可以把top_module看成C语言中的主函数，次级模块mod_a看成普通函数，这样就可以在主函数中调用其他函数来完成相应的功能！🔹 按mod_a端口名实例化: mod_a instance2 (.in1(a), .in2(b), .out(out));模块的输入输出端口都可看出模块的信号，若不写信号类型则默认为wire类型信号！
Verilog的数据类型和模块端口
Doreen的博客
07-07 2270
介绍了3种常见的数据类型：wire型、reg型、parameter型的使用方法。3种常见的模块端口：input、output、inout的定义。
FPGA设计Verilog基础之数据类型的作用和特点、常量和变量的代码示例详解
jk_101的博客
06-21 4923
以下将详细介绍FPGA设计中Verilog数据类型的定义、作用、特点和详细的代码示例。
Verilog-float-mutiplier
06-18
32位浮点型乘法器，和开方器,很有用的一种，就是认真读懂
System Verilog 学习笔记 （一） 数据类型1
akame233的博客
10-24 761
个人向的System Verilog学习笔记
Verilog-HDL学习笔记
04-26
- **线网数据类型（wire）**：用于表示信号线上的值，是硬件设计中最常见的数据类型之一。 - **寄存器数据类型（reg）**：用于存储状态信息，如状态机的状态值等。 - **用户定义原语（UDP）**： - UDP 可以是...
Verilog基本语法介绍（上）
m0_73636161的博客
08-19 737
这算是最详细的Verilog基本语法介绍了
Verilog HDL中reg寄存器类型
12-09
寄存器数据类型reg是最常见的数据类型。reg类型使用保留字reg加以说明，形式如下：reg [ msb: lsb] reg1, reg2, . . . regN;msb和lsb 定义了范围，并且均为常数值表达式。范围定义是可选的；如果没有定义范围，缺省值为1位寄存器。例如：reg [3:0] Sat; //Sat为4 位寄存器。reg Cnt; //1位寄存器。reg [1:32] Kisp, Pisp, Lisp;寄存器可以取任意长度。寄存器中的值通常被解释为无符号数, 例如：reg [1:4] Comb;. . .Comb = －2; //Comb 的值为14（1110），1110是2的
【Verilog教程】2.3 Verilog 数据类型
高山
09-19 792
其实，在 SystemVerilog（主要用于 Verilog 仿真的编程语言）语言中，已经可以直接用关键字 string 来表示字符串变量类型，这为 Verilog 的仿真带来了极大的便利。例如在 always 块中，寄存器可能被综合成边沿触发器，在组合逻辑中可能被综合成 wire 型变量。数组中的每个元素都可以作为一个标量或者向量，以同样的方式来使用，形如：[]。线网型还有其他数据类型，包括 wand，wor，wri，triand，trior，trireg 等。
Verilog中常识概念
SSD_222的博客
08-26 3103
一、 模块 每一个模块代表着一个具有特定功能的电路，，一个电路是由很多模块组合而成，因此一个模块设计只是一个系统设计中某个层次的设计。模块的调用对应的是数字电路中某个功能的调用，电路是由多个模块构成的，体现在模块直接的调用。 1. 模块的基本结构 （1） 端口定义： 端口是模块与外界或其他模块沟通的信号线。模块的端口类型有三种，分别是输...
verilog 文本自动对齐：input output wire reg
seuwilson的博客
03-16 2117
1、之前有个脚本可以对齐input和output，但是没有解决wire和reg定义不对齐的问题。所以脚本改进了下，支持input output wire reg对齐 2、知识点总结：perl的字符串进行比较时需要使用eq，lt，gt，不能使用数字比较符==，>=，否则会出现逻辑错误。 #! /usr/bin/perl use 5.010; use strict; my ($sec,$min,$hour,$day,$mon,$year,$weekday,$yeardate,$saving
Verilog编写通用模块
qq_36615591的博客
08-21 1087
寄存器: module unishiftregister(clk,reset,leftin,rightin,sel,loaddta,Q); parameter Nbits = 4: input clk,reset,leftin,rightin; input [1:0] sel; input [Nbits-1:0] loaddta; output [Nbits-1:0] Q; reg [Nbits...
Verilog端口类型设置为wire还是reg型
qq_41045973的博客
04-11 6995
Verilog端口类型设置为wire还是reg型 Verilog需要在描述模块功能时或者例化模块时声明端口类型，常见的端口类型有wire和reg，常见的端口信号传输方向有input、output和inout，如无特殊说明端口类型默认为wire。 结论： 在描述模块功能时，input只能为wire型，output可以为wire或者reg型，inout只能为wire型； 在例化模块时，被例化模块的input可以为wire或者reg型，output只能为wire型，inout只能为wire型...
Verilog Tutorial（2）数据类型和数组简介
孤独的单刀
02-27 5614
Verilog 数据类型和数组简介
Verilog 中定义信号为什么要区分 wire 和 reg 两种类型？
justgetone的博客
12-09 9832
本质上为什么要有reg和wire，因为电路需要有记忆性的单元（比如FF）以及无记忆性的单元（比如导线）。 reg a ; reg b; always@ （*） begin if () a = tmp ; b = a ; end 在这段代码中a是不会综合出寄存器的，而b却会，原因在于a是中间变量，就是一条线，所以综合出来的不是寄存器，而是一条线。而在condtion不
Verilog学习笔记：从系统到门级模型详解
在编程语法上，Verilog与C语言有相似之处，包括关键字如`if-then-else`、`case`、`for`、`while`等控制结构，以及数据类型如`int`。此外，C语言的函数和任务在Verilog中被模块(module)、sub-function、function和...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值