[ip核][vivado]aurora

Xapp1193:

 discovered:1)并不是所有芯片都支持aurora.xc7z010就没有。

                    2)XDC文件的指令-允许未约束的引脚的存在：

                set_property BITSTREAM.General.UnconstrainedPins {Allow} [current_design]

PG046:

1.

   

2.

3.

4.

5.例子

没看懂，上面是传递偶数个byte的情况下。

---

上面是传递基数个byte的情况。

为何需要clock compensation?

这里陈述了RX端对数据的处理过程。

6.

1）帧的长度过长，会因为时钟时钟补偿的原因导致效率下降。

2）剩下的没看懂。

7.

    数据来的时候，不读就丢了。

  

上面这个exampleA是一个非常好的例子，注意关注每个动作的主语是谁。

aurora核控制ready信号来暂停data的传输，暂停时延续上一状态的data；

用户逻辑控制valid信号来暂停data的传输，暂停时不关心输出状态。

这个valid是由aurora核控制的？

【根据上面的aurora核IO的描述来推断，是由aurora核来控制的，来判断了数据（m_axi_rx_tdata[0:(8n-1)]）是否有效后决定】【rx端不能推迟数据（m_axi_rx_tdata[0:(8n-1)]）的延迟传输（没有ready