Fusion设计平台概念-synopsys芯片设计技术篇（三）

总共包括synopsys若干讲芯片相关知识。作为自己的记录专题，感兴趣点击链接看完整视频。

本节课程

如何基于革命性Fusion设计平台应对市场和工艺的挑战

链接地址：http://www.lezhibo.com/mobliebrowser/video?id=6b5385b7aa3848fc92ec19fded1de6e3

链接二维码：

1.1 Fusion

1.1.1 设计分层

synthesis –> Place & Route -> Signoff(ECO)

一个工具实现RTL to GDS

Fusion 提高signoff能力，以及更快的TTR设计收敛速度

1.1.2 RedHawk

一般情况下IC Compiler II，StarRC, PrimeTime/PrimePower各步相互独立，设计结果需要人为重新再次输入，如果统一起来，中间的数据转移格式统一，减少失误，节约时间。

设计因素提前考量，提高收敛速度。

1.1.3 Design Fusion

Design Compiler NXT与IC Compiler II，综合与布局布线引擎共享，综合过程中提前优化布线。

对于AI，OA与AO这种AI经常使用到的MUX，把布局布线的考量提前。

Improves Timing，Area，Power and Congestion（拥挤堵塞）。

1.1.4 IR drop的危害

IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的IR压降。IR压降的大小决定于从电源PAD到所计算的逻辑门单元之间的等效电阻的大小。

因为U=IR,所以IR-drop顾名思义就是压降。其危害有： 1. 性能（performance） 由管子的Tdelay＝c/u可知，电压降低，门的开关速度越慢，性能越差。 2。功能(function） 实际上在极端的情况下甚至功能也会受影响的。在深亚微米下，如果Power/Ground network做的也很差，然后碰上了很不好的case，IR drop会很大，如果用的是high Vt的process，则DC noise margin就比较小了。这样就有可能功能错误。 3。功耗（power） 如果没有做详细的IR drop分析，又想功能正确，那就只有留很大的margin了，本来1.2v可以跑的，也只能用1.5v了。但是这样功耗也就上去了。 4。面积(area) 如果要在一定程度上限制IR drop，就要在chip里面加上很多的decoupling capacitance去耦电容.占用了很多面积。 5。成本(cost) 功耗上去了，响应的散热，封装都成了问题。

1.1.5 设计流程变化

Synthesis and Optimization System

Overflow：实际绕线资源大于提供绕线资源。