DDR5内存为了匹配CPU的Cache Line和提高数据访问效率，将位宽改为32位并分为两个独立的子通道，每个子通道支持32位×16次突发长度的数据传输，与64字节的Cache Line相匹配。这种方式避免了更改CPU缓存结构，同时保持了内存模组64位的总数据带宽。DDR5单条内存自带的"双通道"特性在游戏性能上有所提升，尤其在与DDR4内存对比时，带宽增加显著。
主页： 元存储博客
前言
DDR5 是第 5 代双倍数据速率同步动态随机存取内存，又称 DDR5 SDRAM。DDR5 是在 2017 年由行业标准机构 JEDEC推动的，DDR5 产品 问世于 2021 年。
图片来源： 金士顿官网
DDR5 将内存模组分成两个独立的 32 位可寻址子通道，以提高内存控制器数据访问的效率并减少延迟。
1. 为什么DDR5要在一个dimm里面设计两个channel？
哪怕是上古时代的SDRAM一直到DDR4 SDRAM内存，单条内存的位宽都是64bit。 为啥 DDR5 位宽要改完 32bit
这要从 Cache（CPU 缓存） 说起。将 Cache 空间均分为很多块
订阅专栏 解锁全文
扫一扫
1395
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
