FPGA 时序约束 一 :如何查看时序错误

本文介绍了FPGA设计中时序错误的影响,当设计的时序报告出现负裕量时,意味着存在时序违例。主要讨论了如何查看具体的时序路径错误,通常错误源自代码逻辑,如跨时钟操作不当或数据路径过长。此外,还提到了clock interaction,包括set_false_path和set_clock_groups的使用,并提醒谨慎使用这些优化指令,以免影响代码逻辑。
摘要由CSDN通过智能技术生成

1、时序错误的影响

      一个设计的时序报告中,design run 时序有红色,裕量(slack)为负数时,表示时序约束出现违例,虽然个别违例不代表你的工程就有致命的问题,但是这是一个风险(时序报告是按照工艺、电压以及温度的上下限给出的结果)。当违例数较多,也就意味着设计在实际环境中出现问题的概率也会越大。

      时间裕量包括建立时间裕量和保持时间裕量(setup slack和hold slack)。从字面上理解,所谓“裕量”即富余的、多出的。什么意思呢?即保持最低要求的建立时间或保持时间所多出的时间,那么“裕量”越多,意味着时序约束越宽松。

2、如何查看具体错误的时序路径

 

      上述错误的时序,双击可以看到详细的时钟路径和数据路径,右键可以看到具体代码中的原理图。个人比较喜欢先查看原理图可以很直观的看到到底是哪一块的代码错了。

     在调试的过程中发现,基本上时序错误都是代码的错误,比如没有跨时钟操作࿰

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值