我们正在招聘若干名年薪100w+的数字I

我们正在招聘若干名年薪100w+的数字IC后端工程师

文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点。点击进去后出现任何损失与社区无关。

在开始分享今天的技术干货之前,先给大家带来3 个数字 IC 后端岗位,都是高薪工作哦!薪资参照目前市场行情来,一定不会让大家失望,技术专家薪资起步 100 万年薪!

学习技术的目的是为了提升自己的技术水平,积累更多实战经验,从而能够实现咱们社区全员年薪百万的宏伟目标。这个目标真的没有那么遥不可及,就看你有没有一颗积极向上,持续学习,认真做技术沉淀的心了。理论上此时正在看这篇文章的读者都没问题,So,do you want to have a try?

思特威(上海)电子科技股份有限公司

思特威针对目标应用领域的特定及新兴需求,开发了具有高信噪比、高感光度、高速全局快门捕捉、超宽动态范围、超高近红外感度、低功耗等特点的图像传感器,已应用在大华股份、大疆创新、宇视科技、普联技术、天地伟业、网易有道、科沃斯等品牌的终端产品中。

以 2020 年出货量口径计算,公司的产品在安防 CMOS 图像传感器领域位列全球第一,在新兴机器视觉领域全局快门 CMOS 图像传感器中亦取得行业领先的地位)

招聘职位:数字后端工程师 3 人(中高级到技术专家级)

工作地点:上海科技绿洲四期(地铁 9 号线合川路附近)

岗位职责:

1、逻辑综合;

2、数字自动布局布线;

3、静态时序分析;

4、物理验证 DRC,LVS;

5、setup 物理实现 flow;

岗位要求:

  1. 优秀的教育背景,硕士及以上学历,电子类、材料等相关专业(本科硕士如果都是 985 的同学,有训练营项目经经验的初学者也可以尝试);
  2. 熟悉数字集成电路后端设计 RTL 到 GDS 流程和方法,熟悉 TCL 或 perl 语言;
  3. 熟悉数字后端的主流 EDA 工具使用,DC,ICC,Encounter,PT 等,有使用经验更优
  4. 有较为先进工艺的 SOC 设计实现经验,比如 28nm,22nm,16nm 经验更优

薪资待遇:

资深的至少是三位数年薪,但具体数值取决于个人能力和技术背景,所以标题就写了100 万 +。薪资没有上限,就怕你不够优秀!!!(不包含股票期权,公司已经 IPO 过会)

有兴趣的星友,可以私信小编投递简历(ic-backend2018)。小编这边提供全程技术指导。吾爱 IC 社区读者**优先录取,优先录取,优先录取!**重要的事情必须说三遍!

看完数字后端工程师的薪资后,各位是不是又不淡定了?还是那句话,对于我们这样的工程师来说,最核心的还是你的技术硬核能力。没有过硬的技术能力,企业给 10 万年薪都嫌多了。

好了,下面进入今天的技术干货分享。今天小编带大家来学习下innvous 中 checkPlace 报告出来的各种 violation。这个案例取材于社区 IC 训练营学员案例。通过这个案例的分享,你还敢说你不会看这样的 violation report 吗?

checkPlace 主要会做以下几类检查。这个图是在 innvous 中输入 man checkPlace 出来的解释。

下面结合训练营学员案例来尝试这几类 Violation。这个学员在 finish 阶段做了 checkPlace,发现有好几万的 violation,瞬间不淡定了,吃不下饭了。不过等你看完今天的分享后,估计晚上可以多吃一碗了。

PS: 第七期 IC 训练营目前还没开启报名,就已经被预约了 25 人!!!第七期可能不会有正式报名通知了!!!火爆到小编都不敢相信了。

前阵子发现咱们社区的训练营的名气已经普及到企业 HR 了。所以,后续大家参加训练营后可以大胆报咱们社区的名号。

吾爱 IC 社区第六期 IC 训练营正式开始报名啦(下一期即将全面涨价)!

1 )PlacementBlk violation

这类 violation 我们看到了 14 个。通过查看具体的 violation 以及工具提示的信息,我们得知工具是在报我们的 macro 和 placement blockage overlap 了。

关于 Placement 和 routing blockage 的作用,小编已经说过上百次了,它仅仅是一个虚拟的存在。我们通过添加这个玩意用来引导工具来做 placement 和 routing 的。

比如我们在某个区域放置 hard placement blockage,那么就是在告诉工具该区域我们不希望摆放任何的标准单元。

又比如我们在某个区域添加所有层的 routing blockage,那么就是在告诉工具该区域我们不希望走任何的线。

所以,这类 violation 一定是假的。因为 blockage 是不参与 tapeout 的,在导出去的 gds 中不会有实际的 layer,最多就是 mark layer,配角儿已。

https://alidocs.dingtalk.com/i/team/QqWXw0n4YVY3gm31/docs/QqWXwVg3lJNW9z31?corpId=dingcd9df953ab4a15574ac5d6980864d335# 「Innovus Powerplan drc 问题及其修复教程」

2)Region/Fence Violation

下图中工具报告出特别多的这类 violation,数量有好几万。图中的黄色框标识的区域为学员给 dpu 模块添加的 region。根据 violation browser 对应 violation 下面的描述,我们知道这里是在告诉我们,当前这个 dpu 模块存在特别多的 cell 在 region 之外。

那这种其实是工具在报工具实际摆放的效果与用户设置的物理约束(region) 不匹配。那这种一定会有 DRC 问题吗?显然不会,因为被摆放到 dpu region 之外的这些 cell 也是工具正常摆放出来的,而且都是 legal 的。

但是这里之所以会出现这个问题是因为学员所添加的 region 太小了。所以建议把这个 module 的 region 画大一点。

3)Pin Access Violation

这类 violation 是因为有一些 cell 的出 pin 刚好落在 power stripe 下方,工具认为存在一定绕线困难。那这不代表一定绕不通。所以这类 violation,最终只要没报 short 和 space 问题,都属于假错。

关于如何在工具中设置 pg 下不要摆放 cell 或 cell 的某些 pin 不要摆放在 pg strap,可以前往知识星球查阅相应的脚本设置。

https://alidocs.dingtalk.com/i/team/QqWXw0n4YVY3gm31/docs/QqWXwVg3lgEkrz31?corpId=dingcd9df953ab4a15574ac5d6980864d335# 「Innovus route opt 后的 DRC 解析(学员案例)」

4)Out of Core area

这个例子就是由于 macro 摆放超出一点点 core area,工具才报出这个 violation。但显然这个是假错。我们只要不把 cell 摆放超出 die area 即可。

值得注意的是之前一直提倡要预留一定的 core2die 的距离,这个主要是为了防止和顶层拼接时可能出现的 DRC。

5)Cell overlap violation

这类 violation 是我们做 checkPlace 要重点关注的。因为 design 中是绝对不允许有任何 cell 的 overlap。因为这个在 calibre 中有各种各样的 DRC。这种 violation容易出现在某些 cell 被 upsize 后没有做 legalize 的情况。

https://alidocs.dingtalk.com/i/team/QqWXw0n4YVY3gm31/docs/QqWXwVg3lZpYxz31?corpId=dingcd9df953ab4a15574ac5d6980864d335# 「Calibre DRC 检查步骤」

6)Placement Grid Violation

这类错大部分也是假的。这里分 instance 不在 grid 上和 metal 不在 grid 上两种。由于 tech file 中有定义 metal 的 track,所以工具走出来的 metal 走线正常都会在 grid 上。

在 FinFet 工艺节点上,这项检查还会 Fin 的相关检查,比如 Fin 是否满足奇偶要求等。

https://alidocs.dingtalk.com/i/team/QqWXw0n4YVY3gm31/docs/QqWXwVOw3gax5z31?corpId=dingcd9df953ab4a15574ac5d6980864d335# 「如何在 calibre 中打开 gds,加载 layermap 和 DRC 结果?」

7)Row &Cell Orientation Violation

出现这类错需要特别关注,因为这个会导致 cell 的 pg pin(VDD&VSS) 和最终的 power rail(follow pin) 不匹配,即 VDD pin 可能会落在 VSS 的 rail 上。显然这种就会出现大规模的 pg short 问题。

8)Preroute DRC Violation

这类 preroute drc violation 本质上还是由于右侧有 routing blockage 或 route guide 导致的。显然也是假错。

好了,今天的内容分享就到这里。另外,因为公众号更改推送规则,小编分享的每篇干货不一定能及时推送给各位。为了避免错过精彩内容,请关注星标公众号,点击 “在看”,点赞并分享到朋友圈,让推送算法知道你是社区的老铁,这样就不会错过任何精彩内容了。

如果你想和小编有更进一步的沟通交流的机会,欢迎加入小编知识星球,让我们一起学习成长,共同进步。相信在这里能让你成就一个更完美的自己

小编知识星球简介(如果你渴望进步,期望高薪,喜欢交流,欢迎加入 ****)

在这里,目前已经规划并正着手做的事情:

  • ICC/ICC2 lab 的编写
  • 基于 ARM CPU 的后端实现流程
  • 利用 ICC 中 CCD(Concurrent Clock Data)实现高性能模块的设计实现
  • 基于 ARM 四核 CPU 数字后端 Hierarchical Flow 实现教程
  • 时钟树结构分析
  • 低功耗设计实现
    定期将项目中碰到的问题以案例的形式做技术分享
  • 基于 90nm 项目案例实现教程(ICC 和 Innovus 配套教程)
  • 数字 IC 行业百科全书

吾爱 IC 社区知识星球星主为公众号” 吾爱 IC 社区” 号主,从事数字 ic 后端设计实现工作近十年,拥有55nm,40nm,28nm,22nm,14nm等先进工艺节点成功流片经验,成功tapeout 过三十多颗芯片

这里是一个数字 IC 设计实现高度垂直细分领域的知识社群,是数字 IC 设计实现领域中最大,最高端的知识交流和分享的社区,这里聚集了无数数字 ic 前端设计,后端实现,模拟 layout 工程师们。

在这里大家可以多建立连接,多交流,多拓展人脉圈,甚至可以组织线下活动。在这里你可以就数字 ic 后端设计实现领域的相关问题进行提问,也可以就职业发展规划问题进行咨询,也可以把困扰你的问题拿出来一起讨论交流。对于提问的问题尽量做到有问必答,如遇到不懂的,也会通过查阅资料或者请教专家来解答问题。在这里鼓励大家积极发表主题,提问,从而促进整个知识社群的良性循环。每个月小编会针对活跃用户进行打赏。

最重要的是在这里,能够借助这个知识社群,短期内实现年薪百万的梦想!不管你信不信,反正已经进来的朋友肯定是相信的!相遇是一种缘分,相识更是一种难能可贵的情分!如若有缘你我一定会相遇相识!知识星球二维码如下,可以扫描或者长按识别二维码进入。目前已经有 1406 位星球成员,感谢这1406位**童鞋的支持!欢迎各位渴望进步,期望高薪的铁杆粉丝加入!终极目标是打造实现本知识星球全员年薪百万的宏伟目标 **。

欢迎关注 “吾爱 IC 社区

微信号:ic-backend2018

https://mp.weixin.qq.com/s/azsgI0YeVTnkukAzobngRA

  • 1
    点赞
  • 20
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值