OPPO年薪百万offer经历分享

文章右侧广告为官方硬广告，与吾爱IC社区无关，用户勿点。点击进去后出现任何损失与社区无关。

趁周末向大家分享下小编去年的若干个年薪百万offer经历。今天先分享oppo数字IC后端面试经历。主要介绍oppo数字后端面试流程以及经常问到的一些问题。如果你对oppo感兴趣，可以认真看看今天的内容，一定对你有非常大的帮助。文章尾部的面试问答基本上可以覆盖90%以上的题目，所以你认真准备好那些问题的答案就能够轻松过面试。

认真研究本文提到的任何细节后，小编相信你们也能很容易实现年薪百万目标的。刚好这个目标是小编知识星球社区的终极目标。所以，干货已经准备好了，就看你们够不够认真，够不够努力了。

如果看完今天的内容，觉得有用，别忘记分享给你的朋友。或许你的分享可以帮助到有需要的人。

投递简历

大部分工程师都会通过以下几种方式来投递简历。

网投
朋友或同事推荐
猎头推荐
HR自招

简历筛选

HR收到简历后会把简历给面试官进行筛选。简历筛选主要考核以下几个指标：

1 学历背景

oppo比较看重教育背景，这点与华为是比较类似的。非985，非211背景的简历是很难通过的。

2 跳槽频率

跳槽频率业界公认的平均值是三年。如果每年都换一次工作，那用人单位一般不太喜欢用这种候选人，毕竟不够稳定，且忠诚度不高。如果你平均五六年跳槽一次的话，那HR肯定会非常喜欢你的，因为你的忠诚度超高。

3 项目经验，工作技能如何，技能是否符合当前岗位的需求

oppo的数字后端至少是做5nm，3nm的工艺节点。所以如果你的项目经历都是180um,110um,55nm,40nm这些，简历筛选阶段也是大概率过不了。

oppo的数字IC后端有两个团队。一个是做高性能设计的后端团队，另外一个是负责芯片其他设计的后端团队。

所以，前者的团队肯定更看重你是否有高性能模块的实现经验。比如你是否有前沿CPU，GPU，NPU，Encoder，Decoder，PCIE等设计的物理实现经验，是否有低功耗相关经验，以及是否有PPA push的经验等等。

如果你的简历中有较多这方面的经历，那么面试官就有想进一步跟你沟通交流的欲望。所以，你的简历其实不能是一成不变，而是要根据公司的JD(Job Description)来稍微调整下。当然这个建议是针对普通的工程师，技能全面，技术过硬的大佬们完全不用纠结这个。

下面这个是当时OPPO数字IC后端的JD,各位可以好好研究下。

另外一个团队主要可能考察你是否有先进工艺的实现经验，比如5nm物理实现与传统28nm有何不同？signoff又有何不同？对于Double pattern的layer，DRC和LVS有何不同等等。

面试通知

通过简历筛选后HR会通过邮件发送面试通知。以下为小编去年收到的面试通知。

面试流程

Oppo的面试其实就两个人面试，先是技术面，然后是HR面试。印象中整个面试时间也就一个小时左右。技术面试主要围绕你的个人项目经历来展开交流讨论。主要涉及以下内容：

1. 简要自我介绍
2. 高性能设计PPA push有哪些方法？
3. cpu performance还差20ps，如何优化？
4. upf包含哪些内容？对于power domain,voltage domain的接口应该如何在upf中描述？

HR面试主要围绕下面内容：

1. 跳槽原因
2. 选择oppo的原因
3. 给定案例，让你分析（比如分析小米做芯片等）
4. 目前是否有其他offer? 都是什么公司的offer等问题

HR面试主要一方面是想试探你跳槽的原因，意愿和决心。另外一方面就是考察你逻辑思维和表达能力。

资料核实

如果oppo对你的面试表现比较满意的话，一般会在一周内电话通知你，让你提供学历验证，薪资流水等材料。顺带还会问下你目前的total package以及期望值。这个步骤主要是核验你的学历是否造假以及为为你定薪酬提供数据支撑。

面试结果

正常情况走完资料核实后，都会在几天内电话通知准备发放offer，以及告知你具体的薪酬组成部分。这个电话主要是想确认你是否对当前的offer有兴趣以及对当前的薪资是否满意等。还有就是给你几天时间考虑，确定想来，公司会走正式offer发放流程。

oppo薪资组成部分=月薪*12 +年终奖（大概有30万左右）+每月补贴（大概2k左右）。HR强调这个年终奖与公司业绩无关，只与个人绩效挂钩。据内部人士透露，年终奖的确有承诺的数值。

进一步议价

如果你对offer给出的薪资不太满意，可以直接提出要求加钱。毕竟大家都比较现实，钱没给到位一切都是白扯。跳槽不外乎有两种，一种是干的不开心，另外一种是钱没给到位。虽说钱不能解决一切问题，但还是能够解决99%的问题。

所以职场上不要不好意思像公司要钱，因为它本身就是价值交换。你靠出卖你自己的劳动时间来赚钱，公司则是利用你劳动所创造的剩余价值来赚钱。

前阵子有位粉丝私信，他刚工作四年多点，面了一家芯片大厂，询问需要开多少期望值，小编直接告诉他开个65w+。最近他又跟我反馈已经到大厂报道了，拿到了期望薪资。只要你的技术能力足够吸引用人单位，那么钱一定能给到位的。永远记住，你的能力一定是与你的薪资相匹配的。即便现在不匹配，早晚也是会匹配的。

所以，各位要把技术能力的提升放在首位，薪资待遇自然而然会跟着行业的行情走的。

Oppo数字后端面试问题汇总

1.后端的基本流程是？

2.FloorPlan主要做哪些事情？

3.摆macro要注意什么？

4.有没有用过blcokage？有哪些类型？有什么区别？

5.Placement主要做什么？如何qualify placement?

6.Place阶段怎么修setup？

7.时钟树综合CTS主要做什么？衡量指标有哪些？如何优化这些指标？

8.长CTS用clock buffer还是clock inverter？与普通的相比有什么区别？

9.Hold为什么要在CTS后才分析？

10.CTS为什么要减小latency？

11.Clock Transition如何约束？是否越小越好？为什么？

12.假如做8层金属的后端，时钟线用哪些金属层？为什么？

13.你们在哪些corner下signoff？

14.Timing和Physical signoff各包含哪些内容？

15.温度反转是指什么？

16.有没有了解过EM？原因是什么？如何Fix Signal & PG EM？

17.功耗类型有哪些？怎么降Internal power和switching power？

18.降低功耗的方法有哪些？

19.在low power设计中，iso cell的作用是什么？

20.写过SDC么？一个完整的SDC应该包含哪些内容？

21.为什么要设置input_delay和output_delay？怎么设置？假如现在set_output_delay -min 0 set_output_delay -min -1，哪个更紧？为什么？

22.接触过16nm以下工艺么？FinFET相比于平面FET的优点是？缺点呢？16nm下的double pattern了解么？

23.多电压域设计怎么做的？各工作在什么电压？如何检查多电压域设计的正确性？

24.你的设计有几个时钟？两个时钟怎么做交互？异步FIFO有没有设置什么特殊的约束？

25.你会跑几个阶段的PTPX？不带SDF和带SDF的功耗会差多少？

26.有没有遇到过综合后功耗比预想中大很多的情况？

27.哪些工具使用得比较多？

28.PTPX会报哪些功耗出来？

29.怎么理解internal power？

30.使用过哪些库？HVT、SVT、LVT哪个的internal power会比较大？

31.你是在什么条件下报power的？

32.时序分析的时候延时信息来源于什么？

33.Liberty中除了时序信息还有什么信息？

34.如何减少避免crosstalk？

35.你有了解16nm以下的工艺吗？FinFET跟平面FET有啥区别？为什么FinFET的漏电更低？16nm以下还有double pattern，了解吗？

36.Low power设计的方法有哪些？

37.假设设计中top电压域0.8V，还有一个可以关断的电压域0.7V，在布局布线的时候有什么要注意的？

38.Isolation cell应该摆在哪个电压域？如果放在关断的电压域，那电压关断之后使能信号怎么办？

39.碰到过congestion的问题没？如何优化解决congestion？

40.什么时候要设置多周期路径？设计上要做什么特殊处理？hold怎么设置？

41.阐述下高性能模块的PPA优化方法

42.如何确保signoff的性能与实测接近？谈谈你们的做法？

43.绕线有问题是否一定要重新跑flow?如果不重跑，请问都有哪些方法解决？

44. IR Drop应该如何signoff? 为何业界静态IR Drop的标准是3-5%？

更多数字IC后端面试宝典可以点击下方图片进行下载。

好了，今天的内容分享就到这里。另外，因为公众号更改推送规则，小编分享的每篇干货不一定能及时推送给各位。为了避免错过精彩内容，请关注星标公众号，点击“在看”，点赞并分享到朋友圈，让推送算法知道你是社区的老铁，这样就不会错过任何精彩内容了。

如果你想和小编有更进一步的沟通交流的机会，欢迎加入小编知识星球，让我们一起学习成长，共同进步。相信在这里能让你成就一个更完美的自己。

小编知识星球简介（如果你渴望进步，期望高薪，喜欢交流，欢迎加入）：

在这里，目前已经规划并正着手做的事情：
ICC/ICC2 lab的编写
基于ARM CPU的后端实现流程
利用ICC中CCD（Concurrent Clock Data）实现高性能模块的设计实现
基于ARM 四核CPU 数字后端Hierarchical Flow 实现教程
时钟树结构分析
低功耗设计实现
定期将项目中碰到的问题以案例的形式做技术分享
基于90nm项目案例实现教程（ICC和Innovus配套教程）
数字IC行业百科全书

吾爱IC社区知识星球星主为公众号”吾爱IC社区”号主，从事数字ic后端设计实现工作近八年，拥有55nm,40nm,28nm,22nm,14nm等先进工艺节点成功流片经验，成功tapeout过三十多颗芯片。

这里是一个数字IC设计实现高度垂直细分领域的知识社群，是数字IC设计实现领域中最大，最高端的知识交流和分享的社区，这里聚集了无数数字ic前端设计，后端实现，模拟layout工程师们。

在这里大家可以多建立连接，多交流，多拓展人脉圈，甚至可以组织线下活动。在这里你可以就数字ic后端设计实现领域的相关问题进行提问，也可以就职业发展规划问题进行咨询，也可以把困扰你的问题拿出来一起讨论交流。对于提问的问题尽量做到有问必答，如遇到不懂的，也会通过查阅资料或者请教专家来解答问题。在这里鼓励大家积极发表主题，提问，从而促进整个知识社群的良性循环。每个月小编会针对活跃用户进行打赏。

最重要的是在这里，能够借助这个知识社群，短期内实现年薪百万的梦想！不管你信不信，反正已经进来的朋友肯定是相信的！相遇是一种缘分，相识更是一种难能可贵的情分！如若有缘你我一定会相遇相识！知识星球二维码如下，可以扫描或者长按识别二维码进入。目前已经有822位星球成员，感谢这822位童鞋的支持！欢迎各位渴望进步，期望高薪的铁杆粉丝加入！终极目标是打造实现本知识星球全员年薪百万的宏伟目标。

欢迎关注“吾爱IC社区”
微信号：ic-backend2018