1、容性负载接在输出端
容性负载接在输出端会与放大器的输出电阻构成一个极点,使电路的开环增益Aol以-40dB的速度下降,那么关闭的速度为:-40dB – 0dB =-40dB,那么此时就是不稳定的。
下面的仿真是在放大器输入端加上弱的激励源,那么此时的
环路增益: Loop_Gain=Vfb / VM
开环增益:Aol = VO / VM
上面的输出结果是Loop_Gain的幅频相位曲线,从曲线上可以看出,环路上有两个极点,相移了180°,在穿越0dB 时,相位的裕量已经只有0.几度了。
改变并联电容的影响一般是在输出端串联一个隔离电阻Riso,那么电路就变成了这样
可以看出此时的相位裕度有88°,所以此时就是稳定的。
加入Riso后多了一个极点,一个零点,极点是Ro加Riso和CL构成,零点是Riso和CL构成。