FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”

本文主要介绍Zynq UltraScale+ MPSoC系列器件的PS-PL之间互连的AXI总线接口。

Zynq MPSoC系列器件的AXI总线结构如下图所示：

PS侧可以使用PS-PL AXI接口调用PL侧的硬件加速器等接口。这种互连属于高带宽、低延迟的连接方式。
Zynq MPSoC提供了12个PS-PL AXI端口，详细如下表所示：

vivado里面也是12个PS-PL Interfaces可以使用。

这些PS-PL接口的主要特性如下：

• High-performance AXI4 interface with FIFO support in the PS.

  • Selectable native PL data bus width support (32/64/128).
  • Independent read and write clocks.
  • Three interfaces support I/O coherency through the cache-coherent interconnect (CCI).
    System Memory Management Unit (SMMU) for PS bound transactions (virtual to physi