quartus加入signal tap后报错

最新推荐文章于 2023-07-17 19:25:18 发布
最新推荐文章于 2023-07-17 19:25:18 发布
阅读量882 收藏 1
点赞数
分类专栏： verilog quartus 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41155462/article/details/120323922
版权

现象：在编译时OK，在加如signal tap后报错。错误如下：

 原因：因为只是在signal中涉及到的这个信号报错，而不加入这个信号时是没有问题，那么定位到这个信号本身。由于内部模块一个输出此信号，一个接收到这个信号后存入RAM中。但在输出模块中，这个信号是用的wire型变量定义的，在不输出有效时是为高阻态的。将其修改成reg型变量后，编译正常。

猜测1：内部模块没办法用高阻态；

猜测2：由于在无有效数据输出，同时会写入到RAM中，这时写入的是高阻态。报错。

路过的大佬们，如果知道具体原因，还请留个步~~~~~

会飞的珠珠侠
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
关于使用SignalTap下载时遇到 Program the device to continue 问题
huxxx250的博客
07-01 6102
关于使用SignalTap下载时遇到 Program the device to continue 问题 针对昨天的SignalTap的学习中遇到的问题，进行一些补充。 在昨天的学习中，只是描述了一些基本的操作，但在之后我在下载时遇到了一个问题（后来了解到其实就是个很简单的问题，是我太菜），就是在下载sof文件时显示 Program the device to continue （我查了网上没有很好的解释，所以把它列出来）。 ## 解决方法： 1：可能是下载器没有连接好，检查自己的下载器是否连接好（师兄
quartus signal-tap II
11-22
**Quartus SignalTap II 调试工具详解** SignalTap II是Altera公司开发的一款集成在Quartus II设计套件中的逻辑分析仪工具，主要用于FPGA（Field Programmable Gate Array）设计的在线调试。它能够帮助工程师在不...
[笔记].关于在Quartus II 11.0无法正常使用SignalTap的解决方法
weixin_34319640的博客
06-25 635
按照以下步骤操作； 1. 右键我的电脑，属性>硬件>设备管理器>通用串行总线控制器，选择Altera USB-Blaster，右键卸载。 2. 装以前版本的usb-blaster驱动，这里给大家准备一个版本的，先用着。 http://fpga.googlecode.com/files/usb-blaster_qii10_0sp1.zip   辅助资料 http://w...
Quartus 16.1 signaltap问题
weixin_30776545的博客
04-10 572
在signaltap编译时总是报错：Node instance “auto_signaltap_0” instantiates undefined entity “sld_signaltap”. 尝试之前编译好的其他代码，发现同样的问题。 可能软件出bug了，需要重启电脑？重启后发现仍然不行。 可能是pll等ip需要重新建立，删掉之后重新创建sdram_pll，发现问题仍在。 有...
Quartus II SignalTap抓取信号，采集到的数据不正确，数据某些位被反相的解决办法
ZLK1214的专栏
02-03 6175
如图所示，用SignalTap II Logic Analyzer抓取Altera EP1C3T144C8N FPGA的内部信号。USARTSlave模块是一个同步串口数据收发模块，寄存器bit_i表示的是当前收发的是哪一位。初始、空闲状态下，bit_i=10。当bit_i=0时收发的是起始位，当bit_i=9时收发的是停止位，当1<=bit_i<=8时收发的是数据位。 USARTSlave模块的代码如下： module USARTSlave #( parameter SYSC
资源受限--使用signaltapII调试FPGA设计中的bug
sean_hy2009的专栏
06-21 1877
FPGA的资源是有限的。 riple     设计已经占用了可观的资源（%的LE，%的MB），signaltap还要和设计抢占资源。“抢占”在这里是很贴切的，既包括抢占LE、MB，还包括布局资源和布线资源。我把“抢占”造成的影响叫做“测不准原理”。这一原理是贯穿signaltap调试始终的一条基本原理。一句话来说，就是“对信号的观察会引入对信号的影响”。 riple     这些影响绝大部
Quartus中SignalTap遇到的问题
MengMengdenanren的博客
01-12 9163
在Quartus软件中的Signal Tap工具用来做FPGA的板级调试，可以抓取程序中的信号进行观察，功能强大，给FPGA的调试带来了很大的便利 ，但是我们有时会遇到以下情况： 1**、加入的信号在Signal Tap的信号列表内显示为红色，点击抓取后，红色信号没有变化，无法获取FPGA中的信号** 这是因为被抓去的信号没有在程序中调用，在Quartus对程序进行综合的时候被优化掉了，所以显示为...
QUARTUS SIGNAL TAP使用方法介绍
10-28
**QUARTUS SIGNAL TAP使用方法介绍** 在数字集成电路设计领域，逻辑分析是验证和调试设计功能的关键步骤。QUARTUS SIGNAL TAP是Altera（现已被Intel收购）开发的集成在Quartus II软件中的一个强大工具，用于在FPGA...
SignalTap II Logic Analyzer
08-16
SignalTap II Logic Analyzer是Altera Quartus II自带的嵌入式逻辑分析仪，用于在线仿真和调试FPGA的设计。与Modelsim软件仿真不同，SignalTap II提供了在线式的仿真，可以更准确地观察数据的变化，方便调试。 ...
signal tap简单详细使用
08-10
在Quartus界面中，选择“File” > “New”，然后在弹出的菜单中选择“SignalTap II Logic Analyzer File”。接着，你可以命名这个文件，例如“my_signal_tap.stp”。 **2. 添加实例（Instance）** 在STP文件中，...
SignalTapII教程
04-11
调试FPGA是一个比较艰巨的任务，设计越是复杂，则在验证设计上所花的时间和金钱就越多。与硬件逻辑分析仪相比，SignalTapII具有成本低廉，使用方便，灵活性大等特点。
quartus16.0生成signaltap ip
04-24
Quartus II design 是最高级和复杂的，用于system-on-a-programmable-chip (SOPC)的设计环境。 Quartus II design 提供完善的 timing closure 和 LogicLock™ 基于块的设计流程。Quartus II design是唯一一个包括以...
向riple学习（1）—资源受限--使用signaltapII调试FPGA设计中的bug
harry的博客
06-05 898
原文地址：http://bbs.ednchina.com/BLOG_ARTICLE_4065.HTM（红色部分是我觉得比较重要的！）FPGA的资源是有限的。    设计已经占用了可观的资源（%的LE，%的MB），signaltap还要和设计抢占资源。“抢占”在这里是很贴切的，既包括抢占LE、MB，还包括布局资源和布线资源。我把“抢占”造成的影响叫做“测不准原理”。这一原理是贯穿signaltap调
在调试FPGA的过程中遇到的一些时序问题
weiyunguan8611的博客
09-27 3791
1、关于过时钟约束 当遇到时序分析报告没有报错，但是怀疑使用的时钟频率可能存在某些问题时，此时可以增高所用工作时钟的频率来再次综合（此处可以理解为时序分析变的更严格了），查看综合后的结果，进一步分析问题；此种方式是作为一种调试手段来使用。 2、关于异步时钟约束 其中include_generated_clocks的意思是找到sys_clkp下的所有的衍生时钟，下面两句话效果一样（clkout0 clkout1 clkout2 clkfbout_1是由sys_clkp衍生出来的） set_clock_grou
【S015】quartus 调试工具使用
1615549892
10-21 1783
调试工具（9种），只介绍常用5种 signal probe 将内部信号快速布线到I/O 管脚 ，同时又不影响设计，从而使设计验证更加有效。当开始于一个完整布线设计时，您可以选择用于调试信号，并将它们布线到之前保留或者当前未使用的I/O 管脚。 1. 执行完整的编译。 2. 保留Signal Probe 管脚。 3. 分配Signal Probe 源。 4. 在流水线路径与Signal Probe 管脚之间添加寄存器。 5. 执行Signal Probe 编译。 6. 分析Signal Probe
quartus工具篇——Signal Tap
qq_52548731的博客
07-17 3760
quartus——signal tap使用
Signal Tap II 报“invalid JTAG configuration“和“instance not found“
qq_56911743的博客
12-06 7610
Quartus13.1，Signal Tap II波形仿真出现"invalid JTAG configuration"和"instance not found"
Signal tap II用法
zhangyanquen的技术专栏
08-02 1755
<br />概述：<br />利用FPGA片上资源实现逻辑分析仪的功能。signaltap和你自己的逻辑设计一起被quartus编译，生成的sof文件中会包含signaltap。使用时在quartus中打开当前工程，打开stp文件（signaltap的定义文件），把sof下载到器件中就可以开始抓取波形了。<br />用法：<br />1. 在工程中加入signaltap： tools->signaltapII logic analyzer，设置采样时钟、欲抓取的波形、触发条件。所有这些信号必须源自于自己的逻
quartus观察signal tap
最新发布
07-27
你可以使用Quartus Prime软件中的SignalTap来观察信号。SignalTap是一个逻辑分析仪，可以帮助你在FPGA设计中调试和分析信号。以下是一些步骤： 1. 打开Quartus Prime软件并加载你的工程。 2. 在菜单栏上选择"Tools...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值