FPGA-篮球计分计时器的设计

最新推荐文章于 2024-01-17 11:02:38 发布
最新推荐文章于 2024-01-17 11:02:38 发布
阅读量1.1w 收藏 181
点赞数 32
分类专栏： # FPGA学习篇
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41445387/article/details/83714983
版权

这次的任务相对上次来说代码书写的更为规范和简洁

任务一、篮球计分器
功能：按照篮球赛赛制进行设计。须具有24秒倒计时功能，十二分钟计时功能，暂停功能，进球计分功能（1分，2分，3分）等。可再自由发挥。
要求：比分与计时须在数码管实时显示，显示状态可通过按键或者拨码开关切换，计分可通过按键进行设计（不限制）。

设计：

sw1  暂停

sw2  24秒倒计时

sw3  显示计时或者得分

key0 1分

key1 2分

key2 3分

key4计分切换

顶层模块：

module top(ext_clk_25m,ext_rst_n,
           switch1,switch2,switch3,
		   key_left,key_entr,key_righ,key_down,
		   dtube_cs_n,dtube_data,led
    );
	input         ext_clk_25m     ;//输入时钟
	input         ext_rst_n       ;//复位信号
	input         switch1         ;//暂停开关
	input         switch2         ;//24s使能开关
	input         switch3         ;//显示切换位
	input         key_left        ;//1分
	input         key_entr        ;//2分
	input         key_righ        ;//3分
	input         key_down        ;//切换记分
	
	output  [3:0] dtube_cs_n      ;//位选数据位
	output  [6:0] dtube_data      ;//段选数据位
	output  [3:0] led             ;	
	
	wire          clk             ;//中间变量
	wire   [15:0] times_24s       ;
	wire   [15:0] times_12m       ;
	wire   [15:0] times_sore      ;
	wire          en_cnt          ;
	wire          en_seg          ;
	wire          en_24s          ;
	wire          en_sor          ;
	//分频25MHZ变为1HZ
	div d1(
	.ext_clk_25m(ext_clk_25m),
	.ext_rst_n(ext_rst_n),
	.mclk(clk)
    );
	//控制电路
	control con1(
	.ext_clk_25m(ext_clk_25m),
	.ext_rst_n(ext_rst_n),
	.switch1(switch1),
	.switch2(switch2),
	.switch3(switch3),
	.en_cnt(en_cnt),
	.en_seg(en_seg),
	.en_24s(en_24s),
	.en_sore(en_sor)
    );
	//计分模块
	soring so1(
	.ext_clk_25m(ext_clk_25m),
	.ext_rst_n(ext_rst_n),
	.key_down(key_down),
	.key_left(key_left),
	.key_entr(key_entr),
	.key_righ(key_righ),
	.en_sore(en_sor),
	.sore(times_sore),
	.led(led[3:2])
    );
	//12分钟倒计时模块
	counter_12min c1(
	.ext_clk_25m(ext_clk_25m),
	.mclk(clk),
	.ext_rst_n(ext_rst_n),
	.en_24s(en_24s),
	.en_cnt(en_cnt),
	.times_12m(times_12m),
	.led(led[0])
    );
	//24分钟倒计时模块
	counter_24 c2(
	.ext_clk_25m(ext_clk_25m),
	.mclk(clk),
	.ext_rst_n(ext_rst_n),
	.en_24s(en_24s),
	.en_cnt(en_cnt),
	.times_24s(times_24s),
	.led(led[1])
    );
	//数码管显示模块
	seg s1(
	.ext_clk_25m(ext_clk_25m),
	.ext_rst_n(ext_rst_n),
	.times_24s(times_24s),
	.times_12m(times_12m),
	.times_sore(times_sore),
	.en_24s(en_24s),
	.en_seg(en_seg),
	.en_sore(en_sor),
	.dtube_cs_n(dtube_cs_n),
	.dtube_data(dtube_data)	
	);
	
module control(ext_clk_25m,ext_rst_n,switch1,switch2,switch3,en_cnt,en_seg,en_24s,en_sore
    );
	input       ext_clk_25m;		//输入时钟
	input       ext_rst_n  ;		//复位信号
	input       switch1    ;		//暂停开关
	input       switch2    ;        //24s使能开关
	input       switch3    ;        //显示切换位
	output  reg en_cnt     ;		//暂停计数使能位
	output  reg en_seg     ;        //数码管显示使能位
	output  reg en_24s     ;        //24s使能位
	output  reg en_sore    ;        //计分使能位
	
	reg  [24:0] cnt        ;        //存放计数器的值
	parameter TIME = 25'd2500_0000;
	//数码管特殊状态闪烁计数器模块
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			cnt <=25'd0;
		end
		else if(cnt ==TIME-1'b1)begin
			cnt <=1'b0;
		end
		else begin
			cnt <=cnt + 1'b1;
		end
	end
	//数码管闪烁模块
	always @(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			en_seg<=1'b0;
		end
		else if(switch1==1'b0)begin
			if(cnt<(TIME/2-1'b1))begin
				en_seg<=1'b1;
			end
			else begin
				en_seg<=1'b0;
			end
		end
		else begin
			en_seg<=1'b0;
		end
	end
	//停止计数器计时模块
	always @(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			en_cnt<=1'b0;
		end
		else if(switch1==1'b0)begin
			en_cnt<=1'b1;
		end
		else begin
			en_cnt<=1'b0;
		end
	end
	//开启24s倒计时
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			en_24s <=1'b0;
		end
		else if(switch2==1'b0)begin
			en_24s <=1'b1;
		end
		else begin
			en_24s <=1'b0;
		end
	end
	//计分和计时显示切换
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			en_sore <=1'b0;
		end
		else if(switch3==1'b0)begin
			en_sore <=1'b1;
		end
		else begin
			en_sore <=1'b0;
		end
	end
endmodule
module div(ext_clk_25m,ext_rst_n,mclk
    );
	input           ext_clk_25m    ;//输入时钟
	input           ext_rst_n      ;//复位端口
	output      reg mclk           ;//输出1Hz
	
	reg      [23:0] cnt            ;//存放计数器的值
	parameter TIME=   24'd1250_0000;//时钟25MHz
//分频模块,使得输入时钟为25MHz输出时钟为1Hz
	always@ (posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			mclk <=1'b0;
			cnt <=24'd0;
		end
		else if(cnt ==TIME-1'b1)begin
			mclk <=~mclk;
			cnt <=1'b0;
		end
		else begin
			cnt <=cnt + 1'b1;
		end
	end
endmodule
module counter_24(ext_clk_25m,mclk,ext_rst_n,en_24s,en_cnt,times_24s,led
    );
	input             ext_clk_25m       ;//系统时钟
	input             mclk              ;//时钟信号
	input             ext_rst_n         ;//复位信号
	input             en_24s            ;//24s使能位
	input             en_cnt            ;//计数器停止使能位
	output reg [15:0] times_24s         ;
	output            led               ;//led指示状态
	
	assign led =(times_24s==16'h0000);

	reg      [24:0] cnt            ;//存放计数器的值
	parameter TIME=   25'd2500_0000;
	always@ (posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			cnt <=25'd0;
		end
		else if(cnt ==TIME-1'b1)begin
			cnt <=1'b0;
		end
		else begin
			cnt <=cnt + 1'b1;
		end
	end
	//计数器模块高位 秒计时(99)
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			times_24s[7:4] <=4'h9;		
		end
		else if(en_24s==1'b0)begin
			times_24s[7:4] <=4'h9;
		end
		else if(en_cnt==1'b1)begin
			times_24s[7:4] <=times_24s[7:4];
		end
		else if(cnt%25'd25_0000==0)begin
			if({times_24s[7:4],times_24s[3:0]}==8'h00)begin
				if({times_24s[15:12],times_24s[11:8]}==8'h00)begin
					times_24s[7:4] <=4'h0; 
				end
				else begin
					times_24s[7:4] <=4'h9;
				end
			end
			else if(times_24s[3:0]==4'h0)begin
				times_24s[7:4] <=times_24s[7:4]-1'b1;
			end
			else begin
				times_24s[7:4] <=times_24s[7:4];
			end
		end
		else begin
			times_24s[7:4] <=times_24s[7:4];
		end	
	end
	//计数器模块低位 秒计时(99)
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			times_24s[3:0] <=4'h9;
		end
		else if(en_24s==1'b0)begin
			times_24s[3:0] <=4'h9;
		end
		else if(en_cnt==1'b1)begin
			times_24s[3:0] <=times_24s[3:0];
		end
		else if(cnt%25'd25_0000==0)begin
			if({times_24s[7:4],times_24s[3:0]}==8'h00) begin
				if({times_24s[15:12],times_24s[11:8]}==8'h00)begin
					times_24s[3:0] <=4'h0; 
				end
				else begin
					times_24s[3:0] <=4'h9;
				end
			end
			else if(times_24s[3:0]==4'h0)begin
				times_24s[3:0] <=4'h9;
			end
			else begin
				times_24s[3:0] <=times_24s[3:0]-1'b1;
			end
		end
		else begin
			times_24s[3:0] <=times_24s[3:0];
		end
	end
	//计数器模块高位 秒计时
	always@(posedge mclk or negedge ext_rst_n)
	begin
		if(!ext_rst_n)begin
			times_24s[15:12] <=4'h2;		
		end
		else if(en_24s==1'b0)begin
			times_24s[15:12] <=4'h2;
		end
		else if(en_cnt==1'b1)begin
			times_24s[15:12] <=times_24s[15:12];
		end
		else if({times_24s[15:12],times_24s[11:8]}==8'h00)begin
			times_24s[15:12] <=4'h0; 
		end
		else if(times_24s[11:8]==4'h0)begin
			times_24s[15:12] <=times_24s[15:12]-1'b1;
		end
		else begin
			times_24s[15:12] <=times_24s[15:12];
		end
	end
	//计数器模块低位 秒计时
	always@(posedge mclk or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			times_24s[11:8] <=4'h3;
		end
		else if(en_24s==1'b0)begin
			times_24s[11:8] <=4'h3;
		end
		else if(en_cnt==1'b1)begin
			times_24s[11:8] <=times_24s[11:8];
		end
		else if({times_24s[15:12],times_24s[11:8]}==8'h00) begin
			times_24s[11:8] <=4'h0;
		end
		else if(times_24s[11:8]==4'h0)begin
			times_24s[11:8] <=4'h9;
		end
		else begin
			times_24s[11:8] <=times_24s[11:8]-1'b1;
		end
	end
endmodule
module counter_12min(ext_clk_25m,mclk,ext_rst_n,en_24s,en_cnt,times_12m,led
    );
	input           ext_clk_25m       ;//系统时钟
	input           mclk              ;//时钟信号
	input           ext_rst_n         ;//复位信号
	input           en_24s            ;//24s使能位
	input           en_cnt            ;//计数器停止使能位
	output reg[15:0]times_12m         ;//15-12分高位 11-8 分低位 7-4秒高位 3-0秒低位
	output          led               ;//led指示状态
	
	assign led =(times_12m==16'h0000);
	
	//计数器模块高位 分钟计时
	always@(posedge mclk or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			times_12m[15:12] <=4'h1;		
		end
		else if(en_24s==1'b1)begin
			times_12m[15:12] <=4'h1;
		end
		else if(en_cnt==1'b1)begin
			times_12m[15:12] <=times_12m[15:12];
		end
		else if({times_12m[15:12],times_12m[11:8]}==8'h00)begin
			times_12m[15:12] <=4'h0; 
		end
		else if({times_12m[7:4],times_12m[3:0]}==8'h00) begin
			if(times_12m[11:8]==4'h0)begin
				times_12m[15:12] <=times_12m[15:12]-1'b1;
			end
			else begin
				times_12m[15:12] <=times_12m[15:12];
			end
		end
		else begin
			times_12m[15:12] <=times_12m[15:12];
		end
	end
	//计数器模块低位 分钟计时
	always@(posedge mclk or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			times_12m[11:8] <=4'h1;    
		end
		else if(en_24s==1'b1)begin
			times_12m[11:8] <=4'h1;
		end
		else if(en_cnt==1'b1)begin
			times_12m[11:8] <=times_12m[11:8];
		end
		else if({times_12m[15:12],times_12m[11:8]}==8'h00)begin
			times_12m[11:8] <=4'h0; 
		end
		else if({times_12m[7:4],times_12m[3:0]}==8'h00) begin
			if(times_12m[11:8]==4'h0)begin
				times_12m[11:8] <=4'h9;
			end
			else begin 
				times_12m[11:8] <=times_12m[11:8]-1'b1;
			end
		end
		else begin
			times_12m[11:8] <=times_12m[11:8];
		end
	end
	//计数器模块高位 秒计时
	always@(posedge mclk or negedge ext_rst_n)
	begin
		if(!ext_rst_n)begin
			times_12m[7:4] <=4'h5;	
		end
		else if(en_24s==1'b1)begin
			times_12m[7:4] <=4'h5;
		end
		else if(en_cnt==1'b1)begin
			times_12m[7:4] <=times_12m[7:4];
		end
		else if({times_12m[7:4],times_12m[3:0]}==8'h00)begin
			if({times_12m[15:12],times_12m[11:8]}==8'h00)begin
				times_12m[7:4] <=4'h0;
			end
			else begin
				times_12m[7:4] <=4'h5;
			end
		end
		else if(times_12m[3:0]==4'h0)begin
			times_12m[7:4] <=times_12m[7:4]-1'b1;
		end
		else begin
			times_12m[7:4] <=times_12m[7:4];
		end
	end
	//计数器模块低位 秒计时
	always@(posedge mclk or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			times_12m[3:0] <=4'h9;    
		end
		else if(en_24s==1'b1)begin
			times_12m[3:0] <=4'h9;
		end
		else if(en_cnt==1'b1)begin
			times_12m[3:0] <=times_12m[3:0];
		end
		else if({times_12m[7:4],times_12m[3:0]}==8'h00) begin
			if({times_12m[15:12],times_12m[11:8]}==8'h00)begin
				times_12m[3:0] <=4'h0;
			end
			else begin
				times_12m[3:0] <=4'h9;
			end
		end
		else if(times_12m[3:0]==4'h0)begin
			times_12m[3:0] <=4'h9;
		end
		else begin
			times_12m[3:0] <=times_12m[3:0]-1'b1;
		end
	end
	
endmodule
module soring(ext_clk_25m,ext_rst_n,key_down,key_left,key_entr,key_righ,en_sore,sore,led
    );
	input             ext_clk_25m   ;//时钟信号
	input             ext_rst_n     ;//复位信号
	input             key_down      ;//切换记分
	input             key_left      ;//1分
	input             key_entr      ;//2分
	input             key_righ      ;//3分
	input             en_sore       ;//积分使能位
	output     [15:0] sore          ;//15-8 7-0分别为两个队的分数
	output reg  [1:0] led           ;//
	
	//按键抖动判断逻辑
	wire key;  //所有的按键相与的结果，用于按键触发判断
	reg[3:0]keyr ; //按键值key的缓冲寄存器
	assign key =key_down & key_entr&key_left&key_righ;
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			keyr <=4'b1111;
		end
		else begin
			keyr <={keyr[2:0],key};
		end
	end
	wire key_neg;
	wire key_pos;
	assign key_neg=~keyr[2] &keyr [3];//有按键被按下
	assign key_pos=keyr[2] &~keyr [3];//有按键被释放
	//定时器计数逻辑，用于对按键的消抖的判断
	reg [19:0] cnt;
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			cnt <=20'd0;
		end
		else if(key_pos||key_neg)begin
			cnt <=20'd0;
		end
		else if(cnt <20'd999_999)begin
			cnt <= cnt +1'b1;
		end
		else begin
			cnt <=20'd0;
		end
	end
	reg[3:0]key_value_c;
	reg[3:0]key_value_n;
	//定时采取按键值
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin
			key_value_c <=4'b1111;
			key_value_n <=4'b1111;
		end
		else begin
			if(cnt ==20'd999_999)begin
				key_value_c <={key_down,key_righ,key_entr,key_left};
			end
			else begin
				key_value_n <=key_value_c;
			end
		end
	end
	wire [3:0]key_press =key_value_n & ~key_value_c;
	//计分标志模块
	reg sore_f;
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			sore_f<=1'b0;
		end
		else if(en_sore==1'b0)begin
			sore_f<=1'b0;
		end
		else if(key_press[3]==1'b1)begin
			sore_f<=~sore_f;
		end
		else begin
			sore_f<=sore_f;
		end
	end
	//led指示模块
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			led<=2'b11;
		end
		else if(en_sore==1'b0)begin
			led<=led;
		end
		else if(sore_f==1'b0)begin
			led<=2'b10;
		end
		else begin
			led<=2'b01;
		end
	end
	//第一队比分
	reg [7:0] sore_1;
	assign sore[15:12]=sore_1/10;
	assign sore[11:8]=sore_1%10;
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			sore_1<=8'h00;
		end
		else if(en_sore==1'b0)begin
			sore_1<=sore_1;
		end
		else if(sore_1==8'd99)begin
			sore_1<=8'h00;
		end
		else if(key_press[0]==1'b1&&sore_f==1'b0)begin
			sore_1<=sore_1+1'b1;
		end
		else if(key_press[1]==1'b1&&sore_f==1'b0)begin
			sore_1<=sore_1+2'b10;
		end
		else if(key_press[2]==1'b1&&sore_f==1'b0)begin
			sore_1<=sore_1+2'b11;
		end
		else begin
			sore_1<=sore_1;
		end
	end
	//第二队比分
	reg [7:0] sore_2;
	assign sore[7:4]=sore_2/10;
	assign sore[3:0]=sore_2%10;
	always@(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(ext_rst_n==1'b0)begin
			sore_2<=8'h00;
		end
		else if(en_sore==1'b0)begin
			sore_2<=sore_2;
		end
		else if(sore_2==8'd99)begin
			sore_2<=8'h00;
		end
		else if(key_press[0]==1'b1&&sore_f==1'b1)begin
			sore_2<=sore_2+1'b1;
		end
		else if(key_press[1]==1'b1&&sore_f==1'b1)begin
			sore_2<=sore_2+2'b10;
		end
		else if(key_press[2]==1'b1&&sore_f==1'b1)begin
			sore_2<=sore_2+2'b11;
		end
		else begin
			sore_2<=sore_2;
		end
	end
endmodule
module seg( ext_clk_25m,ext_rst_n,
			times_24s,times_12m,times_sore,
			en_24s,en_seg,en_sore,
			dtube_cs_n,dtube_data	
		);
	input           ext_clk_25m    ;//时钟信号25MHz
	input           ext_rst_n      ;//复位信号
	input    [15:0] times_24s      ;//24秒倒计时显示位
	input    [15:0] times_12m      ;//12分倒计时显示位
	input    [15:0] times_sore     ;//分数显示数据
	input           en_24s         ;//24秒倒计时使能端
	input           en_seg         ;//显示使能端
	input           en_sore       ;//积分使能端
	output   [ 3:0] dtube_cs_n     ;//段选数据位
	output   [ 6:0] dtube_data     ;//位选数据位
	

	reg      [ 3:0] dtube_cs_n     ;
	reg      [ 6:0] dtube_data     ;
	reg      [ 3:0] display_num    ;//当前显示数据
	reg      [16:0] div_cnt        ;//延时计数器计数位
	
	//延时计数器模块
	always@ (posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n) begin
			div_cnt <= 8'd0;
		end
		else if(div_cnt==17'd80000)begin
			div_cnt <= 8'd0;		
		end
		else begin
			div_cnt <= div_cnt+1'b1;
		end
	end
	
	
	//显示当前的数据模块
	always @(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n)begin 
			display_num <= 4'h0;
		end
		else if(div_cnt < 17'd20000)begin
			if(en_24s==1'b1)begin
				display_num <= times_24s[3:0];
			end
			else if(en_sore==1'b1)begin
				display_num <= times_sore[3:0];
			end
			else begin
				display_num <= times_12m[3:0];
			end
		end
		else if((div_cnt>17'd20000)&(div_cnt <17'd40000))begin
			if(en_24s==1'b1)begin
				display_num <= times_24s[7:4];
			end
			else if(en_sore==1'b1)begin
				display_num <= times_sore[7:4];
			end
			else begin
				display_num <= times_12m[7:4];
			end
		end
		else if((div_cnt>17'd40000)&(div_cnt < 17'd60000))begin
			if(en_24s==1'b1)begin
				display_num <= times_24s[11:8];
			end
			else if(en_sore==1'b1)begin
				display_num <= times_sore[11:8];
			end
			else begin
				display_num <= times_12m[11:8];
			end
		end
		else begin
			if(en_24s==1'b1)begin
				display_num <= times_24s[15:12];
			end
			else if(en_sore==1'b1)begin
				display_num <= times_sore[15:12];
			end
			else begin
				display_num <= times_12m[15:12];
			end
		end
	end
		
	//段选数据译码模块(共阴数码管)
	always @(*)begin
		if(!ext_rst_n)begin 
			dtube_data <= 8'h00;
		end
		else begin
			case(display_num) 
				4'h0: dtube_data <= 8'h3f;
				4'h1: dtube_data <= 8'h06;
				4'h2: dtube_data <= 8'h5b;
				4'h3: dtube_data <= 8'h4f;
				4'h4: dtube_data <= 8'h66;
				4'h5: dtube_data <= 8'h6d;
				4'h6: dtube_data <= 8'h7d;
				4'h7: dtube_data <= 8'h07;
				4'h8: dtube_data <= 8'h7f;
				4'h9: dtube_data <= 8'h6f;
				default:dtube_data <= 8'h00;
			endcase
		end
	end
	//位选选译模块
	always @(posedge ext_clk_25m or negedge ext_rst_n)begin
		if(!ext_rst_n) begin
			dtube_cs_n <=  4'b1111;
		end
		else if(en_seg==1'b1)begin
			dtube_cs_n <=  4'b1111;
		end
		else if(div_cnt <= 17'd20000)begin
			dtube_cs_n <= 4'b1110;
        end
		else if((div_cnt>17'd20000)&(div_cnt <=17'd40000))begin
			dtube_cs_n <= 4'b1101;
        end 
		else if((div_cnt>17'd40000)&(div_cnt <=17'd60000))begin
			dtube_cs_n <= 4'b1011;
		end
		else if((div_cnt>17'd60000)&(div_cnt <=17'd80000))begin
			dtube_cs_n <=4'b0111;
		end
		else begin
			dtube_cs_n <=  4'b1111;
		end
	end
		
endmodule

 

Vuko-wxh
关注
  • 32
    点赞
  • 踩
  • 181
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 21
    评论
专栏目录
基于FPGA的篮球30s可控计时器.pdf
07-13
基于FPGA的篮球30s可控计时器.pdf
FPGA篮球记分器-Verilog
qq_52177567的博客
11-07 1万+
一、摘要 1.1功能： 按照篮球赛赛制进行设计。须具有24秒倒计时功能，十二分钟计时功能，暂停功能，进球计分功能（1分，2分，3分）等。 1.2要求： 比分与计时须在数码管实时显示，显示状态可通过按键或者拨码开关切换，计分可通过按键进行设计（不限制）。 1.3要点： 顶层模块的使用（Top-Down思想），倒计时的实现，两队的记分（10进制转8421BCD码），动态数码管，按键消抖。 二、各模块的总结 2.1、功能描述 功能1：24s倒计时 （1）实现从24:00s至00:00s的倒
FPGA学习总结4：计数器/分频器设计实现
焊武大帝的专栏
01-28 2514
1.FPGA的2^n次方分频设计实现 关键点：计数器的位数决定n分频;例如2^4=16;计数器位数【3:0】=4位 1.1.代码实现 功能：实现2、4、8、16分频； //**************************************************************************************** module clkdiv( input clk, //输入系统时钟 input r...
篮球计时器fpga设计verilog语言编写
最新发布
DoKZVJp的博客
01-17 516
当裁判员按下加分按键、开始比赛按键、结束比赛按键、全局结束按键或暂停按键时，按键模块将发送相应的信号给计时器模块。计时器模块接收来自按键模块的信号，并根据当前状态和信号进行相应的计时和比分操作。按下结束按键，一切计时和比分均归零。数码管显示模块、按键模块和计时器模块相互独立，通过适当的接口和信号线进行通信和协调。7. 暂停按键：设计中设置了暂停按键，按下后24秒和12分钟计时器将暂停计时，以确保暂停期间不计入比赛时间。6. 全局结束按键：提供了全局结束按键，按下后将重置所有计时和比分，并停止计时器的运行。
【verilog】 FPGA倒计时器设计
helloworld573的博客
02-23 1万+
思路CODE顶层CODE 思路 将时间拆分为6个参数： second_1 -> 秒个位 second_10 -> 秒十位 minute_1 -> 分个位 minute_10 -> 分十位 hour_1; -> 时个位 hour_10; -> 时十位 在异步复位的时候为上述六个参数赋初始值。 然后对50Mhz系统时钟进行计数，计数50M次(即为1s)。然后对六个参数.
【FPGA】篮球比赛计分器
Akiiiira的博客
12-13 1300
相比之前的秒表，这个题目的难度略有提升，虽然总体架构还是基于计数器的设计，但是需要添加其他的模块，还是有些挑战性的。
基于FPGA的篮球计分器设计
qq_67200228的博客
06-20 804
有谁会这个，叫我写一个下这个高级的系统结构框图和代码
基于FPGA的篮球倒计时的设计和实现_FPGA倒计时模块应用_明德扬资料
08-02
篮球倒计时 工程说明 本项目包含2个按键和4位数码管显示，要求共同实现一个篮球24秒的倒计时，并具有暂停和重新计数复位的功能。 案例补充说明 与单片机等实现模式相比，FPGA倒计时系统大大简化，整体性能和可靠性得到提高。在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。
FPGA篮球计分设计
weixin_52299324的博客
11-11 662
消抖模块 module key_module ( //输入端口 clk,rst_n,KEY, //输出端口 key_out ); //--------------------------------------------------------------------------- //-- 外部端口声明 //---------------------------------------------------------------------------...
24秒篮球计时器
06-20
具有24秒倒计时功能，计时间隔为1秒。 2．设置外部操作开关，控制计数器的启动和暂停继续功能。 3．计时器递减计时到零时，数码显示器不能灭灯，同时发出声光报警信号。 4．累计一场比赛双方超过24秒的次数，并在比赛结束时用数码管显示出来，在这种情况下不报警。（不增加数码管）。 5.设计符合要求的直流稳压电路。
篮球比赛30秒计时器
12-08
（1）具有三十秒计时功能。 计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算系统以及其他特定的逻辑功能。 （2）设置有控制功能，控制计数器的启动、暂停、再启动功能。 控制电路是本设计的核心所在，其实现的功能有：控制系统暂停以及继续、清0和置30。 （3）计数器为三十秒递减计时，计时间隔为时间单位一秒。 当电路工作时，由555定时器组成多谐振荡器，选取适当的电容使震荡周期为1s。 （4）计时器递减计时到0的时候且灭灯后，有指示灯亮起表示报警信号的发生。 报警电路由一个二极管组成，当时间递减
篮球24秒倒计时
06-22
包含两个方案，方案一为纯数字电路，方案二为单片机设计包含程序源码
篮球比赛24秒倒计时计时器设计
07-03
数字电子技术课程设计 篮球比赛24秒倒计时计时器设计
数子电子技术-verilog语言实现篮球24秒计时器
10-05
该文档主要是用verilog语言实现篮球24秒计时器，这是我做的数字电子技术课程的一次大作业。 里面为整个文件夹，解压之后可在Quartus13.0上直接运行。
篮球12分钟，24秒计时器Multisim文件
12-05
里面有篮球24秒计时器，和12分钟的计时器，具有蜂鸣器报警和光电报警的功能，也能够具有暂停，置数的功能。
FPGA 篮球计分器设计
12-30
该模块与我们的 FPGA 开发板搭配可实现电子篮球计分牌的功能 1.可显示 A 队 B 队的得分，通过按键实现加分减分功能 2.可显示 A 队 B 队的暂停次数，犯规次数 3.可显示每一节比赛的时间 4.可显示 24 秒倒计时 ...
EDA篮球比赛计分器课程设计_EDA篮球计分_
09-30
EDA篮球比赛计分器课程设计针对篮球比赛过程中每进球计分以及倒计时功能
FPGA-出租车计费器设计
03-21
本实验为FPGA实验课第24个实验，仅供参考学习
用Verilog实现60秒倒计时时钟
热门推荐
九幽小班的博客
02-26 2万+
设计思路 因为使用zybo板自带的时钟信号，频率约为100000000hz，若想实现每秒计时一次，首先利用分频器将时钟频率分频成1hz的信号，每当这个1hz的输入信号改变时计时器自增1，计时器最大值为59，计时器输出的2进制信号再转换成BCD码给控制模块，控制模块负责接受BCD码和控制两个LED轮流显示数据 程序设计框图 ...
fpga篮球计分计时器
12-30
FPGA（现场可编程门阵列）是一种集成电路芯片，可以根据需要重新配置其功能和连接关系。篮球计分计时器是用于记录篮球比赛得分和比赛时间的装置。将FPGA技术应用于篮球计分计时器中，可以实现更灵活、高效的功能和性能。 首先，使用FPGA可以实现实时的数据处理和计算，通过连接传感器来获取比赛数据，实时计算球队得分、罚球得分、三分球得分等，并在显示屏上显示。同时，FPGA还可以精确计时比赛时间，并且可以在比赛时间结束时自动发出警报。 其次，FPGA还可以实现多种模式的切换和定制功能。例如，可以根据比赛类型设置不同的计分规则，也可以根据比赛阶段切换不同的计时模式（比如正常比赛时间、加时赛等）。此外，还可以根据不同篮球赛制设计不同的计分计时器功能，满足不同比赛需求。 最后，FPGA的可编程性使得篮球计分计时器具有较高的灵活性和可扩展性。可以根据不同的需求随时更新和修改计分计时器的功能，也可以根据用户反馈不断改进和优化计分计时器的性能和功能。 综上所述，将FPGA技术应用于篮球计分计时器中，可以提高计分计时器的功能和性能，增强其灵活性和可定制性，更好地满足不同篮球比赛的需求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 21
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Vuko-wxh

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值