vivado使用

最新推荐文章于 2024-03-25 13:34:47 发布
最新推荐文章于 2024-03-25 13:34:47 发布
阅读量647 收藏
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42194505/article/details/128500169
版权
这篇博客详细介绍了如何使用Vivado工具创建工程，包括选择项目名称、位置、设备型号，以及添加源文件和创建testbench的步骤。在工程设置中添加源文件，然后创建新文件或导入已有文件，最终通过运行synthesis和simulation进行语法检查和仿真操作。
摘要由CSDN通过智能技术生成

创建工程

点击creat project

 点击next

 选择project name和location。一定要勾选，不然就是下面这种路径

 

点击next（若没勾选框则会出现添加source，反之就直接跳到default part） 

 

选择XC7A35TFGG484-2 ,选择后点击next

 finish完成

创建源文件

settings--->add sources

next

 create file创建新文件，其余两个选项是添加已有的文件

 

点击ok

 点击yes，新建文件完成。

 创建testbench

 后续和源文件创建方式一样。

运行程序

run synthesis进行语法错误分析，run simulation(behavior)进行仿真，出现波形框后点击蓝色按钮，跑一会后暂停

 

weixin_42194505
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Vivado布局布线时报错[Common 17-165] Too many positional options when parsing ‘‘
qq_45899513的博客
05-01 4869
Vivado布局布线时报错[Common 17-165]
(转) 使用vivado创建工程 4[完结]
weixin_30505485的博客
08-29 232
由于自己手头暂时没有开发板，因此本节没有测试，故告之。 Connecting to ZedBoardBefore we can run the application we have to connect to our ZedBoard. Here is a list of things to do: Connect the power cable to the ZedBoar...
XILINX Ultrascale+ FPGA学习（4）——Vivado
qq_33361431的博客
05-25 2312
Vivado 软件使用流程 这里用一个分频的例子，完成Vivado工程的全部流程。按照本文流程走完，你对vivodo建立工程有一个基本的认识。 第一步：建立vivodo工程 该步骤很有很多教程就不详细描述了，主要是选择FPGA的型号。 第二步：添加verilog文件 左键点击添加文件，vivodo中能够添加的文件有3种，依次是添加约束文件（时钟约束和引脚定义），源文件（verilog 代码）以及仿真文件 这里先添加verilog文件，取名为：divide_frequency，分频的代码如下： modu
Vivado学习（1）：建立工程，源文件，仿真文件
yiyang14的博客
10-30 1万+
最近开始学习FPGA及其编程，使用的工具是vivado 2017.4，在下面我就vivado2017.4的使用写了这篇文章。 大致步骤如下： 建立工程 添加Verilog设计文件 添加Verilog仿真文件 详细步骤如下： 1、建立工程 打开vivado2017.4，在Quick Start里面选择Create Project建立新的工程 点击Next ...
FPGA学习3-Vivado简易使用方法
热门推荐
udddhu的博客
05-01 1万+
一、创建 Vivado 工程 1）启动 Vivado，在 Windows 中可以通过双击 Vivado 快捷方式启动；linux在终端source /tools/Xilinx/Vivado/...../settings64.sh vivado& 2）在 Vivado 开发环境里点击“Create New Project”，创建一个新的工程，向导界面点击next，填写工程名，next 3）工程类选择RTL PROJECT,NEXT,目标语言可以选择Verilog，仿真语言选混合，...
vivado 2019.2 Cannot identify default part
timeless_2014的博客
03-29 1377
在win10 下安装vitis 开发软件，vivado 2019.2 编译出现如下错误： 安装字面意思理解应该是缺少对应的器件，但是检查安装列表工程中所选的器件库已经安装成功，license 也OK。 而且 重装了几次都一样的问题，但是vivado2019.1 、vivado 2018.2 (其他版本没试) 安装一样的器件库，同一个license ，创建一样的工程都OK。 后面发现把全部...
Vivado使用误区与进阶.rar_Vivado使用误区与进阶_vivado
07-15
《Vivado使用误区与进阶》是一份针对Vivado设计工具的深入学习资料，旨在帮助使用Vivado的开发人员避免常见的错误并提升工作效率。Vivado是由Xilinx公司推出的综合型硬件描述语言（HDL）开发环境，主要用于FPGA...
vivado使用误区与进阶
01-30
"Vivado 使用误区与进阶" Vivado 是一款功能强大且灵活的 FPGA 设计套件，由 Xilinx 公司开发。然而，许多用户并没有充分利用 Vivado 的功能，从而导致设计效率不高、设计质量不佳。因此，了解 Vivado 的使用误区和...
Vivado使用教程.zip_vivado中文教程_vivado使用教程_vivado指南_vivado教程_vivado视频教
07-15
本教程中的"Vivado使用教程.pdf"将详细介绍Vivado的各项功能和操作步骤，包括实例演示，是初学者的宝贵参考资料。同时，Xilinx官方也提供了丰富的在线文档和视频教程，辅助用户深入理解和掌握Vivado。 通过系统地...
Vivado的SIMULATION的Scope和source的层级怎么看
最新发布
weixin_44357071的博客
03-25 299
Vivado的SIMULATION的Scope和source的层级怎么看
（二）vivado新建项目
我笑了
07-21 1045
vivado新建项目
Vivado基本使用
weixin_43956013的博客
04-15 1691
本文介绍Xilinx Vivado的基本使用方法，包括如何创建工程、源文件、仿真文件、约束文件；如何进行仿真、综合、实现和生成Bitstream；如何使用VIO和ILA进行程序的调试。
Vivado中增加源文件界面中各选项的解释
YprgDay的博客(Yuan make progress everyday)
09-21 2204
本文对Vivado中增加源文件界面Add or Create Design Sources和Add or Create Smulaton sources中的选项Scan and add RTL include files into project、Copy sources into project和Add sources from subdirectories作出解释。
vivado建立项目的步骤
weixin_50992209的博客
10-21 2702
第一步：新建项目，复制*.v和约束文件到文件夹 在目录里新建project_4.srcs文件夹，project_4.srcs中再建constrs_1 sources_1文件夹，constrs_1文件夹中放约束文件pin.xdc timing.xdc debug.xdc文件；sources_1文件夹中放*.v文件和ip。 第二步 Add Sources 添加*.v文件，不要添加宏定义文件 添加*.v文件后，下图3的位置为小问号 第三步：添加IP，这里添加CLOCK 1.IP Catalog 2
Vivado
yumuluo的博客
03-02 2253
下面介绍 Vivado 工程主界面中的几个主要子窗口： （1）Flow Navigator。Flow Navigator 提供对命令和工具的访问，其包含从设计输入到生成比特流的整 个过程。 在点击了相应的命令时，整个 Vivado 工程主界面的各个子窗口可能会作出相应的更改。 （2）数据窗口区域。默认情况下，Vivado IDE 的这个区域显示的是设计源文件和数据相关的信息。 • Sources 窗口：显示层次结构（Hierarchy）、IP 源文件（IP Sources）、库（Librar
vivado工程打包
timewh的专栏
04-27 3002
一般使用自带archive功能进行归档，但是归档的工程路径较乱，不能将源文件和工程进行明显的分析。一种比较常用的方法就是使用tcl脚本： 现在已经有了生成的语法模板，需要在修改下自己需要的新工程名称，并去掉一些不需要的功能使得看上去尽可能简洁明了:下面是一份来自vivado_riscv工程的参考：vivado-risc-v/vivado.tcl at master · timewh/vivado-risc-v · GitHub # If there is no project opened, cr
ZYNQ之FPGA学习----Vivado功能仿真
鲁棒最小二乘支持向量机
11-15 4588
Vivado进行功能仿真
vivado使用手册
08-15
Vivado的使用手册是一份详细的技术文档，提供了关于Vivado软件的全面指导和说明。你可以从赛灵思（Xilinx）官方网站上获取最新版本的Vivado使用手册。以下是一些常用的Vivado使用手册： 1. Vivado Design Suite User Guide: 这是Vivado软件的主要用户指南，涵盖了Vivado的基本概念、工作流程、设计方法和工具使用。它包括了从项目创建到综合、实现、验证和生成比特流文件等方面的详细说明。 2. Vivado Design Suite Tutorial: 这是一个实践指南，提供了一系列教程和实例，帮助你快速上手使用Vivado进行FPGA设计和开发。通过这些教程，你可以学习到Vivado的各种功能和工具的使用方法。 3. Vivado Design Suite Release Notes: 这是Vivado软件的发行说明，详细列出了每个版本的新功能、改进和修复的问题。阅读这些发行说明可以让你了解最新版本的Vivado带来了哪些变化和增强功能。 4. Vivado Design Suite User Constraints Guide: 这是约束文件（Constraints）的使用手册，详细介绍了如何编写和使用约束文件来定义设计的时序和物理约束。 5. Vivado Design Suite Tcl Command Reference Guide: 这是Vivado软件的Tcl命令参考手册，提供了Vivado中各种命令和选项的详细说明。Tcl命令是Vivado中进行批处理和自动化操作的重要工具。 你可以通过赛灵思官方网站上的文档和资源页面，下载以上手册的最新版本。此外，赛灵思还提供了在线文档、视频教程和社区论坛等资源，可供你深入学习和了解Vivado的使用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值