问题描述:提寄生参数的时候,选择了Transistor level,寄生网表里面,mom电容连接的地方寄生电容巨大,说明把mom电容本身的容值也加进去了。
综述:transistor level 是把layout全部打散后进行寄生参数提取,精度高,提取会更真实些,但数据量大;gate level是将xcell中的器件当成理想器件,不再进行寄生参数提取。
①一般来说,Gate level抽取方式作为寄生抽取的默认设置。Gate level一定要与xcell搭配使用,加了xcell会将电容识别为pcell,不会重复抽取电容的金属间的寄生电容,也不会抽取两个电容之间金属的寄生电容。
②Transistor level精度高用这个,它是把电容打散,因此既会抽取电容本身的电容,还会抽取电容打散的金属间的寄生电容,还会抽取两个电容之间金属的寄生电容,对于Transistor level重复提取的解决办法就是在pex进行语句输入,屏蔽掉MOM电容。语句添加方法如下:
PEX IGNORE CAPACITANCE DEVICE metal1 metal2 metal3 MOMDMY_2T
在run pex时,在PEX Options的选项Include的第二个空白的地方加上上面的命令,同时勾上第二个空白上面的选项Include Rule Statements
ps:用gate level可以大致估算一下数量级,如果transistor level提出来的mom电容连接点的地方比gate level提取出来的高了好几倍,就说明transistor level把mom电容本身的容值也加进去了。(我这边是transistor level提出来的比gate level提出来的高很多,高出来的部分大致等于mom电容本身容值。)
ps:有些人的语句里面要用M1i等(可以在自己的lvs语句里面查看layer名字),有些人的语句里面要给MOMDMY加编号如MOMDMY1。看你用的什么工艺了,我这个工艺就是如下语句。尝试过是成功的。
参考1:百度安全验证
参考2:
tsmc,MOM重复提取,和多个pin造成提取(误差)
https://bbs.eetop.cn/thread-908812-1-1.html
(出处: EETOP 创芯网论坛 (原名:电子顶级开发网))
参考3
易忘知识点总结,以便以后整体查阅 - tomchenri的日志 - EETOP 创芯网论坛 (原名:电子顶级开发网) -