SRAM器件详细操作分析——打开新世界大门

前言：这是第一篇介绍外置存储器的博文，当然也从较为简单的 SRAM 开始，了解存储器如何使用操作后，能够触及FPGA的功能和算法格局一下就打开了，我愿将这篇博文称之为打开新世界大门的钥匙。

本篇使用 ISSI 公司的 SRAM作为说明，型号为IS64WV51232BLL

一、器件功能描述

一个存储芯片必然包括两种端口：地址端口和数据端口，一个告诉存在哪里(A0-A18)，一个告诉存在那里的是什么(DQx)，
此外还会添加一些控制端口，用来控制什么时候往存储器里写（/WE、/BWx），什么时候从存储器里读（/WE、/BWx、/OE）等。

二、引脚说明

A0-A18：拥有218地址空间，共512K
DQ0-DQ31：数据位宽为32bit
/CE、CE2：芯片使能管脚，正常工作时，一个为低电平、一个为高电平
/OE：数据管脚输出使能，作输出时使用
/WE：为低时进行写操作，为高时进行读操作
/BWx：对32位数据分为4个字节中的某一字节进行可操作

其中/WE使能优先级大于/OE，即当/WE使能为低电平时，即使/OE此时也为低电平，此时也只能进行写操作（见下图真值表）。

三、真值表

了解完真值表就可以了解芯片的基本操作方法了。

四、控制说明
该芯片有32位数据位，假设只用到16位，那可以将D16-D31的高16位在写操作时赋值给零，低16位的两个字节按照自己的存储要求做好排列，这样的目的就是可以将
/BWx的四个管教始终置为低电平，只要控制/WE、/OE两个管脚即可完成读写操作。

1.固定状态管脚：
/CE低电平
CE2高电平
/BWx低电平

2.控制管脚：
即通过控制/WE、/OE管脚状态来控制读写

五、读时序参数说明

读时间参数说明，结合读操作说明

1./CE、/OE均为低电平时

tRC：读地址有效周期时间；
tAA：地址获取时间，即当地址端有效地址周期开始时到数据端口输出该地址内的数据与地址有效周期开始之间的间隔时间；
tOHA：在下一地址有效时间后，上一地址数据端口仍保持有效的时间；

2./CE、/OE均控制
第四节控制说明里面说到采取控制/CE为低电平，只控制
/WE、/OE管脚状态来控制读，所以这一部分参数需要仔细了解，

tDOE；地址有效周期时间段内，当/OE信号有效后，数据端口输出该地址内的数据与/OE信号有效开始时之间的间隔时间；
tACE：片选使能有效时与数据端口数据有效时之间的间隔时间；
tBA：字控制端口有效时与数据端口数据有效时之间的间隔时间；
tLZB：字控制端口有效时与实际数据端口数据非高阻态时的间隔时间；
tLZOE：参考如上；
tLZCE：参考如上；
tHZB：参考如上；
tHZOE：参考如上；
tHZCE：参考如上；

注意：实际使用始终将/BWx置低电平，所以没有采用上图所示的操作方法，而是通过控制/WE来控制读出数据，而时间参数可以将 /BWx高低电平 换为 /WE的低高电平 来进行参考计算。

六、写时序参数说明（重点部分，注意时间参数最小要求）

写时间参数说明，结合写操作说明

1.控制/WE来控制写过程，/OE始终为低电平即始终使能输出

tWC：写地址有效周期时间，这个时间间隔有最小要求；
tSA：地址端地址数据有效开始时与控制信号/WE有效之间的时间间隔，虽然手册对最小时间无要求，但这个时间间隔保持一段时间有利于数据读写稳定；
tAW：地址端地址数据有效开始时与写结束时之间的时间间隔；这个时间间隔有最小要求，保持地址端口数据有效时间段在数据端口数据有效时间段内；
tHA：写结束后址端地址数据有效保持时间，
tPWE2：/WE低电平脉宽保持时间，这个时间间隔有最小要求；
tSD：数据端数据建立时间，即数据输入端数据有效时到写结束时之间的时间间隔，这个时间间隔有最小要求；
tHD：数据端数据保持时间，即写结束后数据输入端数据依然有效的时间；
tHZWE：/WE低电平时到数据端输出为高阻态时之间的时间间隔；
tLZWE：/WE高电平时到数据端输出为低阻态时之间的时间间隔；

2.逐字逐字的写

这个是实际进行连续写操作的图例，注意图中红色时间段就是上面所说的 tSD，需要保持一定的高电平时间，有利于数据读写稳定，而实际使用的是/WE，不是/BWx。

3.器件手册还有两个写时序图放在下面

写在后面：
关于SRAMR如何选择，跟存储的数据宽度、数据深度以及读写周期等时间有关。
后期会单独出一期如何选择SRAM。