数字电路是如何搭建的

数字电路，用数字信号完成对数字量进行算术运算和逻辑运算的电路，由于它具有逻辑运算和逻辑处理功能，所有又称数字逻辑电路。数字电路内部集成了各种门电路、触发器，故又称为数字集成电路，门电路和触发器构成各种组合逻辑电路和时序逻辑电路，以支持数字信号处理功能。

百度百科：数字电路

一. 门电路

组成数字电路的基本单元是门电路，门电路又分为与门，或门，非门，与非门，或非门，异或门等。其中与门，或门，非门是三种基本的门电路，分别对应与或非三种基本逻辑运算，它们的相互组合就能够实现所有的逻辑运算。例如，与门与非门组合成与非门，或门与非门组合成或非门，与或非门可组合成加法器，加法器又可组合成乘法器，等等。另外，与门+非门可以组成或门，或门+非门可以组成与门，而与门+或门无法组成非门，所以，最基本的门电路其实是两种即与门和非门，或者或门和非门，但人们一般还是说三种，这样逻辑比较清晰。

1.1 CMOS门电路

CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体，百度百科：CMOS）是构成现代大规模集成电路的基本单元。在CMOS集成电路中，以MOSFET（Metal -

Oxide - Semiconductor Field - Effect Transistor，金属-氧化物-半导体场效应晶体管，简称MOS管）作为开关器件。

关于MOS管的基础知识可参考维基百科（需科学上网，百度百科上讲的不太行）：金属氧化物半导体场效应管，这里只作简单介绍。

MOS管有四种类型：

1. N沟道增强型，需要在GS间加正压使管子导通，不工作时，管子是关断状态，称为常断

2. P沟道增强型，需要在GS间加负压使管子导通，常断

3. N沟道耗尽型，需要在GS间加负压使管子关断，不工作时，管子是导通状态，称为常通

4. P沟道耗尽型，需要在GS间加正压使管子关断，常通

1.1.1 CMOS反相器

CMOS中的C是互补的意思，顾名思义，CMOS由两个MOS管组成，上管T1是P沟道增强型MOS管，下管T2是N沟道增强型MOS管，如下图所示。

v1为高时，下管导通上管截止，v0为低；v1为低时，上管导通下管截止，v0为高。所以CMOS结构使得输入输出电平翻转，起到反相的作用，故CMOS又称为CMOS反相器。另外，CMOS结构总会有一个管子是截止态，而截止电阻极高，因此CMOS的静态功耗极小，这是CMOS最突出的一大优点。

显然，CMOS就是一个非门。

1.1.2 CMOS与非门和或非门

CMOS与非门结构如下图所示，它有由个并联的P沟道增强型MOS管T1、T3，和两个串联的N沟道增强型MOS管T2、T4组成。

分析一下A，B 与 Y 的关系，如下表：

情况	T1	T2	T3	T4	Y
A = 0，B = 0	导通	关断	导通	关断	1
A = 0，B = 1	导通	关断	关断	导通	1
A = 1，B = 0	关断	关断	导通	关断	1
A = 1，B = 1	关断	导通	关断	导通	0

显然，Y 和 A、B 之间是与非关系，即 Y = (A · B)’ 。

CMOS与非门后面再接CMOS非门即可构成CMOS与门。

CMOS或非门结构如下图，它由两个并联的N沟道增强型MOS管T2、T4，和两个串联的P沟道增强型MOS管T1、T3组成。

分析同与非门，Y 和 A、B 之间是或非关系，即 Y = (A + B)’ 。

1.1.3 CMOS传输门

利用P沟道MOS管和N沟道MOS的互补性可以接成CMOS传输门，如下图所示。左侧展示了CMOS传输门的组成，右侧为CMOS传输门的逻辑符号。

其中，T1是N沟道增强型MOS管，T2是P沟道增强型MOS管，T1和T2的源极相连作为传输门的输入端，漏极相连作为传输门的输出端。C与C‘是一对互补的控制信号。

当C=1，C’=0时，传输门导通；反之，当C=0，C‘=1时，传输门截止。

显然，CMOS传输门的输入和输出是对称的，所以传输门属于双向器件，它的输入和输出可以互易使用。

利用CMOS传输门和CMOS反相器可以组成各种复杂的逻辑电路，如异或门、数据选择器、寄存器、计数器等。下图展示了用传输门和反相器搭建的异或门电路，Y = A ⊕ B。

传输门的另一个重要用途是作模拟开关，用来传输连续变化的模拟电压信号。这一点无法用一般的逻辑门实现。模拟开关由一个CMOS传输门和一个CMOS反相器组成，如下图所示。显然，这个模拟开关也是双向器件。

1.1.4 其它CMOS门电路

CMOS除了构成基本的与门，或门，非门外，还有各种变种，包括OD门，CMOS传输门，CMOS三态门等。显然，CMOS可以通过组合实现各种数字逻辑功能。

1.1.5 COMS门电路总结

CMOS门电路主体只由MOS管构成，在需要保护电路等功能电路时才需要二极管、电阻、电容等元件，所以要集成CMOS门电路只需要关注MOS管的集成，相较后文介绍的TTL门电路，集成更加简单。另外，CMOS中两个串联的MOS管总是互补导通，即至少有一个MOS管是截止的，所以CMOS的静态功耗很小，通俗来说就是，没有什么元件时刻在消耗能量即使不工作（这种元件一般是电阻）。功耗是电路集成的瓶颈问题，功耗小意味着集成度可以更大，即芯片中的MOS管数量或者说门数量可以更多，这也是CMOS门电路的最突出优势之一。

1.2 TTL门电路

TTL（Transistor-Transistor Logic，晶体管-晶体管逻辑，维基百科：晶体管-晶体管逻辑）是除了CMOS集成电路外另一种应用广泛的逻辑门数字集成电路。旧时两者相比较TTL主要是速度快，CMOS则是速度慢，但省电、成本比TTL低。随着CMOS技术的进步，其反应速度已经超越TTL。而且CMOS内部不具有制作麻烦的电阻，可以说TTL几乎没有发展。目前TTL主要应用于教育或是较简单的数字电路。

顾名思义，TTL由晶体管构成，这里的晶体管指的是双极型晶体管。需要指出晶体管有两类：场效应管即MOS管 和 双极型晶体管，所以你说数字电路由晶体管集成而来没有问题，区别就是是CMOS集成的，还是TTL集成的。

1.2.1 双极性晶体管

双极性晶体管（bipolar transistor），全称 双极性结型晶体管（bipolar junction transistor，BJT），也有书籍称其为双极型晶体管，“性” 和 “型” 不同，但其实指的是一个东西。因为这种晶体管工作时同时涉及电子和空穴两种载流子的流动，因此名称中带有双极性，也称为 双极性载流子晶体管。三极性晶体管的结构中有三个电极，所以又被称为双极性三极管，简称为三极管。额，感觉很乱，总结一下：

三极管 = 双极性三极管 = 双极性晶体管 = 双极性载流子晶体管 = 双极性结型晶体管 = BJT，其中的“性”换成“型”意思一样。

三极管有三个电极，分别是基极（base），集电极（collector）和 发射极（emitter）。三极管有两种类型，NPN型 和 PNP型，结构如下图所示。

1.2.2 三极管反相器

由三极管和电阻可组成反相器即非门，如下图所示，其中，VCC为正压，VEE为负压。

当输入A为高电平时，三极管T导通，输出Y等于导通电阻与电阻Rc的串联分压，因导通电阻远小于Rc，所以Y为低电平；

当输入A为低电平时，三极管T截止，输出Y等于截止电阻与电阻Rc的串联分压，因截止电阻远大于Rc，所以Y为高电平。

1.2.3 TTL反相器

TTL反相器即TTL集成电路中的非门，其结构如下图所示。电路有三部分组成：T1、R1 和 D1组成输入级，T2、R2 和 R3组成的倒相级，T4、T5、D2 和 R4组成的输出级。

当输入Vi = 0 时，T1导通，T2基极是低电平，T2关断，T5基极被电阻R3拉到低电平，T5关断，T4基极被R2拉到高电平，T4导通，输出Vo = 1。

当输入Vi = 1时，T1仍然导通，T2基极是高电平，T2导通，T5基极高电平T5导通，由于D2的存在T4的发射极是高电平，T4关断，输出Vo = 0。

综上，此电路起到了将输入反相的作用，Y = A‘。

1.2.4 TTL与非门和或非门

TTL与非门如下图。此电路实现 Y = (A · B)’。单配TTL非门即可实现与门。

TTL或非门如下图。此电路实现 Y = (A + B)’。单配TTL非门即可实现或门。

1.2.5 其它TTL门电路

除了基本与门，或门，非门外，TTL还有OC门（对应CMOS的OD门），TTL三态门等。

1.2.6 TTL门电路总结

从以上的TTL门电路结构可以看出，TTL门电路有电阻，二极管和三极管这三种基本元件构成。

二. 组合逻辑电路

数字电路按功能划分有两种，组合逻辑电路（Combinational Logic Circuit）和 时序逻辑电路（Sequential Logic Circuit）。组合逻辑电路很好理解，输出时刻只跟随输入信号的变化，要实现某种逻辑的输出，只需要与或非三种基本门电路组合即可实现。

几种常用的组合逻辑电路：

1. 编码器
2. 译码器
3. 数据选择器
4. 加法器
5. 比较器

三. 时序逻辑电路

时序逻辑电路与组合逻辑电路有些不同，输出并非时刻跟随输入的变化，而是在时钟信号有效（高电平）时，才根据此刻的输入决定输出。简单来说就是时钟有效期的输入决定输出，在时钟无效期内，无论输入如何变化输出都不会改变。这种功能相当于给电路增加了一个使能端，这个使能信号就是时钟。

时序逻辑电路是由各种触发器搭配基本门电路实现的。在理解时序逻辑电路硬件如何实现之前，我们需要先了解何为触发器，

3.1 触发器

触发器，flip-flop，能够存储1位二值信号的基本单元电路。触发器必须具备两个基本特点：

1. 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1
2. 在触发信号作用下，根据不同输入信号，输出可置为0或1触发

根据触发方式的不同，触发器可分为电平触发器，脉冲触发器和边沿触发器三类，D触发器是触发器中最基本也是应用最广的一种触发器，其它逻辑功能的触发器（JK触发器，T触发器）都可以用D触发器和基本门电路搭建得到，下文将以D触发器为例，介绍触发器的基本结构。

3.1.1 电平触发D触发器

电平触发D触发器结构如下：

若D=1，则CLK变为高电平以后触发器输出Q=1，CLK回到低电平以后，无论输入D的值如何变化，触发器保持Q=1不变，即锁住了高电平时期D的值；D=0同理。显然，在一个低电平-高电平的时钟周期内，Q的值取决于CLK为高电平的最后时间D的值，在整个CLK高电平器件，Q的值会随着D的值不断变化，Q值的一直变化会降低触发器工作的可靠性，人们希望每个CLK周期输出端只变化一次。

3.1.2 边沿触发D触发器

通过电平触发D触发器的级联可以解决上述问题，结构如下：

CLK1通过CLK经过一个非门得到，CLK低电平的最后Q1锁住D的值；CLK2 = CLK，在CLK高电平的期间，CLK1为低电平，所以这段时间Q1的值保持不变并传递给Q2，所以最后的Q = Q2 = CLK高电平时的Q1 = CLK低电平最后的D。总结来说，CLK上升沿Q锁住D的值。因此，这是一个上升沿触发的D触发器。CMOS中的边沿触发器主要采用这种电路结构。

3.2 几种常见的时序逻辑电路

在了解了触发器之后，通过几种常见的时序电路，我们来实际感受一下，触发器如何将它们搭建出来。

3.2.1 寄存器

寄存器（Register）用来寄存一组二进制代码/数据，因为一个触发器能存储1位二进制，那么用N个触发器组合就能存储一组N位二进码。有4个D触发器并联组成的4位寄存器如下图所示，它可以一次存储4位二进制。

3.2.2 移位寄存器

移位寄存器（Shift Register）除了具有存储二进制的功能外，还具有移位功能。移位寄存器可实现二进制的串行-并行转换、数值的运算等功能。一种由4个D触发器级联组成的4位移位寄存器结构如下图所示：

时钟信号CLK的上升沿可以认为是同时到达4各D触发器的，而触发器的输出端状态更新需要一段延迟时间，所以第一个CLK上升沿，Q0的存储到输入D1的状态，但Q1只能存储Q0的旧状态，而不能存储到新状态。以此类推，需要4个CLK上升沿，Q3，Q2，Q1，Q0 = Di_1，Di_2，Di_3，Di_4。这就实现了把四个周期的串行输入转换成并行输入。

3.2.3 其它时序逻辑电路

其它常见的还有计数器，信号发生器等，它们实现起来就比寄存器复杂很多，但归根结底，都是触发器配合门电路实现的。

四. 总结

上文我们介绍了数字电路中最基本的元件-门电路，现今广泛使用的门电路工艺有两种，一种是CMOS工艺，它利用MOS管的开关特性组成各种门电路；另一种是TTL工艺，它主要利用三极管的开关特性和电阻组成门电路。数字电路按功能可划分为组合逻辑电路和时序逻辑电路，其中组合逻辑中只存在门电路，输出只由此刻的输入唯一决定；而时序逻辑电路由触发器和门电路共同组合（虽然触发器本质上也是门电路搭建的，但它是一种带有输出反馈的门电路，一般都把它和基本的与或非门电路分开）。

总结来说，数字电路是由各种门电路构成的，如果一种器件能够搭建出与或非三种门电路，那么它就可以搭建出数字电路。从功耗，性能，集成度等各方面考虑，现代数字电路主要是由两种半导体管子搭建成的，即由MOS管集成得到的CMOS电路，以及有三极管和电阻集成得到的TTL电路。现今，因为CMOS在功耗和制程等方面的巨大优势，大规模的数字电路基本都是CMOS电路，TTL电路相较来说已经没落，目前只有一些较简单和较老的芯片在使用TTL。

五. 参考

1. 《数字电子技术基础 》阎石 第五版

小尾巴

徐晓康的博客持续分享高质量硬件、FPGA与嵌入式知识，软件，工具等内容，欢迎大家关注。