system verilog $fell

这个$ fell是说从一个非0的值到0，今天仿真遇到一个奇怪的问题，$ fell 被异常触发了，期望的是ce_nvm下降沿触发检测，但是提前就触发了呢，波形明明一直显示为0，没有变化，怎么就触发了呢，如果有知道的请下面留言，谢谢
猜测是没有时钟之前所有信号被认为是非0值，一旦时钟有了，然后才按照RTL的逻辑变成对应的值。因为刚有时钟的时候复位还没有抬起来，复位值为0，这样就出现了非零值->0的一个变化导致$fell被触发，那有什么方式能够规避呢？
不想用ce_nvm ##1 !ce_nvm,因为为了节省仿真消耗，我只想在信号跳转的时候检查一下，而不是一直检查。