华为2019数字芯片岗笔试解析二(多选部分)

本文解析了华为2019数字芯片岗笔试中的异步电路设计特点和状态机编码问题,包括无时钟偏移、低电源消耗等优点,以及状态机的三段式描述和参数定义。同时探讨了功能覆盖率不足时的处理措施和双触发器异步电路的应用限制。此外,还讨论了影响CMOS电路静态功耗的因素,如供电电压、工艺和温度。
摘要由CSDN通过智能技术生成

首发来自微信公众号:数字芯片设

1、异步设计的特点是()
【A】没有时钟skew问题
【B】可移植性高
【C】低电源消耗
【D】设计可靠性高

解析:同步电路设计利用时钟脉冲使其子系统同步运作,而异步电路设计不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和“完成”信号(握手信号)使之同步。异步电路的优点是无时钟偏移(Skew)问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。异步电路设计的缺点是可靠性差,不容易移植,且不能进行静态时序分析(STA)。

正确答案:AC

2、关于状态机编码,下面描述中正确的是()
【A】用组合逻辑和时序逻辑分离的风格描述FSM
【B】用case语句描述状态的转移
【C】状态编码用parameter定义
【D】状态机必须有default

解析:针对状态机,我们一般采用三段式写法,使用三个always模块,一个always模块采用同步时序的方式描述状态转移,一个采用组合逻辑的方式判断状态转移条件,描述状态转移规律,第三个always模块使用同步时序电路描述每个状态的输出,故A正确;case语句是FSM描述中最重要的语法关键字,用来描述状态的转移,<

评论 5
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值