模3检测 使用verilog代码,设计电路,判断输入序列能否被三整除,能的时候输出1,不能的时候输出0 分析:本题考察检测输入是否为3的倍数,即,模3检测,也可以变为模n检测器。根据输入序列除3后的余数设置状态,S1:余数为1,S2:余数为2,S3余数为0 状态转移图 1 0 0 1 1 0 0 1 IDLE/0 S1/0 S2/0 S3/1 verilog代码 仿真结果