打油诗
文章好不好,押韵不能少。
图文有点长,点赞加收藏。
以后想要看,收藏夹里翻。
免得找不到,急得发牢骚。
写在前面
初衷,无意中看到网友朋友圈上传了一张使用十年的笔记本电脑。想起十年前刚入职Samsung,想起那些年时光,那些点点滴滴……
打住,不煽情。
言归正传,关于设计过程中,SI信号完整性工程师工作的流程如下:
01评估阶段
Intel & AMD 等芯片厂商每年会发布一款新平台Design guide,各大生产商会在接下来的6~9个月,或者更快的时间内设计出相关产品,抢占市场。针对消费类的产品,唯快不破!
离开Samsung前做的最后的一个平台
MRT市场会根据市场调研以及最新平台的新功能,给到研发中心一个设计需求及相关高低配置。消费类产品一般有高低价位,针对PC,高低配的差别,除了存储容量,更大的体现于独立显卡和集成显卡。当然,消费者关注的外表材质,也会因为配置而有所不同。
一、PCB设计
机构工程师会根据平台资料和先行评估,给到我们一个PCB板的厚度范围。如果这个范围在先期的平台中有使用过的机种符合,我们会尽量共用之前的PCB板厚和叠层,共用的主要好处是在PCB生产过程中的阻抗管控,特别是回板周期的保证。
如果不能共用,我们会参考平台设计规范中给出的叠层,下图为8-Layer参考叠层:
当然,平台也会给出不同板厚不同叠层的多种选择:
这样,各家厂商会根据自身产品的定位和配置来做出选择。
需要指出的是,不同于高速产品(服务器&交换机等),消费类产品特别是Notebook是走线密度特别大的,经常会走双带线。针对上下层的串扰,只是给出走线Overlap建议,根本没有提到返回路径完整性。
30度的建议看起来容易,其实Layout操作起来还是很麻烦的。针对Overlap重复度,之前还做过相关设计经验总结,现在应该不适用了。
从WHL平台开始,市面上出现了很多游戏本和超极本,为了追求产品的超薄,需要管控PCB板厚,也就需要控制介质厚度,没有所谓的远端参考,更多地需要对完整地平面做各种切割来保证电源完整性。
等到转换赛道,从事更高速率的产品设计中,这些操作是不敢想象的。产品的不同,侧重点也有所不同,认知也有所不同,这正是一叶障目。
走线部分:
根据阻抗软件算出差分阻抗的线宽线距,内存和显存单端阻抗的线宽。然后根据走线guide来评估走线范围是否满足走线间距及相互间距的要求。其实也就是满足Inter pair& Intra pair,至于其他杂线间距的要求都是可调的。
内存和显存走线也按照这种方式方法进行预估,其实内存和显卡的走线相对固定,只是可能因为配置不同,走线数量(DQ&CMD)