PCIe进阶之Gen3 Physical Layer Transmit Logic（一）

1 文章概述

Gen3的物理层Tx Logic实现部分总的来说和Gen1/2的非常的相似，该篇文章主要是对Gen3的物理层Tx Logic实现部分做一个详细的解析，提供一种设计实现的思路，方便我们更好的理解Gen3物理层Tx Logic。

1.1 Multiplexer

Gen3 Physical Layer Transmitter Details如下图所示：

数据链路层（Data Link Layer）会将TLP和DLLP送到物理层（Physical Layer），如上图所示，Multiplexer根据需要插入STP或者SDP Token去构建一个完整的TLP或者DLLP。Gen3的TLP边界是根据STP中的Length字段定义的，所以Gen3不需要END frame character。

当结束一个Data Stream或者在刚刚发送一个SOS之前，Multiplexer需要在Data Stream中添加一个EDS Token。在固定的时间内，根据Skip的Timer，Multiplexer需要在Data Stream中
添加SOS Token。除了这些，TS1，TS2，FTS，EIEOS，EIOS，SDS根据链路的需要，也会被Multiplexer添加到Data Stream中去。

这些包都会以Block的方式在链路中传递，这些Block都会带有一个识别标志的Sync Header。

当链路中没有包或者Ordered