ESD保护布局布线指南

1、前言

  ESD保护对电子设备的可靠工作起着至关重要的作用，外部的静电无处不在，如果没有ESD保护，电子设备的故障率将大幅提升。
  在原理图设计时，会对端口保护选择合适的ESD保护器件，那么辛辛苦苦选出来的ESD器件是否能起到相应的保护作用呢？PCB设计的布局布线就起到了决定性的作用，一个好的Layout设计，可以有效地预防静电干扰，一个差的Layout设计，即使ESD器件选型再成功，也于事无补。所以究竟该如何对ESD保护器件布局布线呢？

2、简介

  ESD事件会迅速迫使电流（如下图所示，符合IEC 61000-4-2 Level 4 (8 kV ESD) 波形）进入电路系统，通常是通过电缆连接等用户界面或键盘上的按键等输入设备。使用TVS保护系统免受ESD的影响依赖于TVS能否将ESD电流分流到地。优化ESD抑制的PCB布局在很大程度上取决于尽可能小的ESD电流接地路径的阻抗设计。在ESD事件期间，受保护电路或IC的残留电压由静电电流量级和泄放路径的阻抗决定。设计电路和PCB时静电电流是无法控制的，所以应努力降低静电电流泄放路径的阻抗。

  TVS是一组二极管（如下图所示），无静电干扰时对电路中正常的电压呈现非常高的阻抗，但如果电压超过设计值，TVS二极管将击穿并将ESD电流分流到地，然后系统电路得到保护。在设计过程中面临的挑战是降低从ESD源通过TVS到地的ESD电流泄放路径的阻抗。

  ESD电流泄放路径的阻抗取决于TVS自身（TVS的二极管阵列和封装）、ESD源与TVS接地之间的PCB布局布线的固有阻抗。TVS器件自身通常被设计为在其整体设计约束允许的情况下，为ESD电流提供尽可能低的接地阻抗。选择适当的TVS后，设计的关键阶段是降低ESD源与TVS接地之间的PCB布局布线的阻抗。
  快速变化的ESD静电电流造成的另一个问题是与其相关的快速变化的电磁场导致的干扰耦合到PCB的其他电路上，尤其是在ESD源与TVS之间的电路区域。一旦TVS将ESD静电电流分流到地，TVS和受保护IC之间的走线应该是相对没有EMI。因此，未受保护的电路不应与ESD源与TVS之间电路的走线相邻。为了将EMI发射保持在最低限度，ESD源和TVS之间的电路迹线应具有不超过45°的拐角，或者理想情况下，具有大半径的弯曲。
  现在大多数的PCB布局中，电路板空间非常宝贵。元器件放置非常紧凑。多层PCB板和布线在很大程度上依赖于过孔，以最大限度地提高密度，增加系统的功能集，同时减小系统的尺寸。通过TVS将ESD静电电流分流到地，使用过孔将电路连接到TVS的方式与不使用过孔的方式会导致受保护IC处的ESD残留电压存在很大差异。一般来说，在ESD源和TVS之间放置过孔是有害的，但在某些情况下，设计者被迫这样做。即使在这种情况下，如果操作得当，ESD的残留电压仍然可以在受保护的IC上最小化。
  接地方案在防止ESD方面至关重要。TVS的焊盘接地通过电感与数字和/或模拟接地分开，可以很好地防止ESD相关故障。但是，在跨多个接地平面布线高速电路时，它带来了巨大的挑战。因此，许多设计为受保护电路使用一个公共接地。地对于TVS在不增加ESD残留电压的情况下成功消散ESD静电电流非常重要。与接地机箱的电气连接，如机箱螺钉的PCB接地通孔，为TVS接地和ESD源的接地（例如连接器屏蔽）阻抗保持在最低限度提供了一种可靠的方法。如果系统不能利用机箱接地，紧密耦合的多层接地平面可以帮助将受保护IC的接地阻抗保持在最低限度。
  综上所述，成功保护系统免受ESD影响的措施包括以下几点。
  • 降低TVS周围的阻抗以耗散ESD静电电流。
  • 限制电磁干扰对未受保护电路的影响。
  • 正确使用过孔以最大限度地提高TVS的ESD耗散。
  •为TVS设计一种阻抗极低的接地方案。

3、PCB布局布线

  3.1 优化阻抗
  在受控RLC值之外，PCB具有固有的寄生效应，通常，这些寄生效应对设计的功能有害。ESD静电电流的泄放需要考虑的一个重要寄生因素是电感。经过TVS后残留电压计算如下图公式所示。

  其中，Vbr_TVS指TVS进入击穿区并开始向GND泄放静电电流时的电压；RDYN(TVS)指在IV曲线的击穿区中操作时通过TVS二极管阵列的电阻。在静电放电期间dIESD/dt的值非常大，ESD事件发生时ESD静电电流会在任何电感上产生很大的电压。例如，在IEC 61000-4-2规定的8kV ESD事件中，瞬态电流如下图所示。

  因此，即使电感为0.25nH，系统也会额外增加10V电压。
  典型的TVS布局布线的寄生电感示意图如下图所示。

  L1和L2是ESD源(一般为连接器)与TVS之间电路的寄生电感，L3是TVS和GND之间的寄生电感，L4是TVS与被保护IC之间的寄生电感。不考虑过孔的情况下，L1和L4寄生电感一般取决于设计约束，例如具有阻抗控制的走线，但是，如果使L4远大于L1，那么Iesd电流依然可以流向TVS，这是通过将TVS放置在PCB设计规则允许的尽可能靠近ESD源的位置来实现的，同时将受保护的IC放置在远离TVS的位置，例如靠近PCB的中间，以此来使得L4 >> L1，帮助将IESD分流到TVS。将TVS放置在连接器附近也减轻了EMI辐射到系统中。在设计良好的系统中不应出现L2寄生电感，L2寄生电感表示的是受保护线路与TVS之间存在Stub，这种设计应避免。受保护线应该直接从ESD源连接到TVS的保护引脚，理想情况下路径中没有过孔。L3寄生电感表示TVS和GND地之间的电感，L3应尽可能减小，L3是影响残留电压VESD的最主要寄生电感。受保护线上的节点电压如下图公式所示。

因此，PCB设计者应该最小化L3并消除L2。
  总结以上内容，以下几点需要重点关注：
  • 最小化ESD源和TVS接地路径之间的任何电感
  • 在设计规则允许的情况下，将TVS放置在靠近连接器的位置
  • 将受保护的IC放置在离TVS比TVS离连接器远得多的地方
  • 避免在TVS和受保护线路之间存在Stub，直接从ESD源走线到TVS
  • 最小化TVS和接地之间的寄生电感至关重要
  3.2 限制ESD引起的EMI
  没有适当的抑制措施时，具有高di/dt的ESD快速瞬变可能导致EMI问题。对于ESD，主要辐射源位于ESD源和TVS之间的电路中，出于这个原因，PCB设计时应该将该区域视为不受保护的PCB走线区域，如果该区域内有走线直接与IC连接或者将EMI进一步引进到系统中，这将造成更多的MEI辐射问题。
即使在L1处没有电感(如上图所示)，ESD期间快速变化的电场也会耦合到附近的电路上，从而在非预期的电路上产生非期望的电压，在L1处的任何电感都会放大EMI。
  如下图所示，展示了未保护线布置在ESD源和TVS之间保护线附近的情况。

  上图中的做法应该避免。在ESD事件期间，ESD源和TVS之间将存在很大的dIesd/dt，该路径上的走线将辐射EMI，并且任何附近走线可能叠加此EMI在它们自身导线上所感应的电流。如果这些走线没有TVS保护，则未受保护的线路中的感应电流可能导致系统故障。
  如果在ESD源与TVS之间的走线上存在任何通孔，则以上原理适用于通孔所跨越的任何层，不应使未受保护的线与通孔相邻。
  PCB布局的另一个方面是ESD源和TVS之间的拐角样式。ESD事件发生时拐角处更易辐射EMI。从ESD源到TVS的最佳走线方法是使用尽可能短的直线。除了降低Iesd接地路径中的阻抗外，缩短该路径的长度还可以减少系统内部辐射的EMI。如果必须进行拐角设计，则走线应该以可能的最大半径弯曲，如果PCB不允许弯曲走线，则45°角是最大角度。
  如下图所示，90°拐角处是最强的EMI源头，拐角处的电场至少为7kv，这将导致任何半径小于约2.6毫米 (空气中) 的电弧 (电离)。45°和曲线的EMI不太明显。为了进一步显示角样式的效果，下图绘制了具有这三种角类型的平行走线之间的串扰。90°角的耦合度比其他角高得多，特别是在ESD频率区域，耦合了更多的干扰。

  总结以上内容，以下几点需要重点关注：
  • 避免在ESD源和TVS之间的区域中布置未受保护的电路。
  • 在设计规则允许的情况下，将TVS放置在靠近连接器的位置。
  • 尽量在ESD源和TVS之间用直线走线布线。
  • 如果必须使用拐角，则优选曲线，并且最大45°是可接受的。
  3.3 走线过孔
  PCB设计时，走线最好从ESD源直接连接到TVS，而无需通过过孔切换层。如下图所示的两种方式，第一种方式，在ESD源到TVS之间没有过孔，使ESD电流在通往受保护IC走线中的过孔之前被强制泄放到TVS保护引脚，此时，过孔相当于L4。第二种方式中，TVS在ESD源和受保护IC之间通孔的分支上，此时，过孔相当于L2，应该避免这种情况，通孔的电感在TVS和从ESD源到受保护IC的路径之间。此时有两个不利影响: 由于电流以最小阻抗寻求到接地路径，因此受保护的IC可能承受ESD中的电流冲击，并且流经过孔的任何电流将通过过孔的寄生电感 使受保护IC的电压增加Lvia* (dIesd/dt)。

  在某些情况下，可能出现只能将TVS放置在与ESD源不同的层上，如下图所示，在ESD电流到达受保护IC路径之前，ESD电流被强制流经TVS的保护引脚，这是一种相对折中的布线方式。

  上述3中方式是ESD源到受保护IC之间需要过孔时的情况，最好避免这种做法，但如果必须有过孔时，方式1是首选方法，应避免方式2，如果没有其他选择，方式3也是可以接受的。
  总结以上内容，以下几点需要重点关注：
  • 尽可能避免在ESD源和TVS之间使用过孔。
  • 如果ESD源和受保护IC之间需要过孔，请在使用过孔之前直接从ESD源布线到TVS。
  3.4 优化ESD接地方案
  如果TVS到GND地的阻抗不够低的话，即使消除了ESD源和TVS之间的所有寄生电感，也将是无效的。TVS接地引脚应该铺铜处理，减小寄生电感，然后通过过孔将该铺铜连接到紧邻的GND平面上，并且使一个通孔紧邻靠近TVS的接地管脚，如下图所示。

  在消除L2寄生电感的情况下，ESD事件发生期间提供给受保护IC的电压及瞬态电流(8KV)如下图所示，显然，L3必须尽可能降低。


  为了降低L3，TVS接地引脚应理想地直接连接到接地平面。上图显示了连接到顶层接地平面的TVS接地焊盘。有四个缝合过孔将顶层接地平面连接到内部接地平面。根据PCB层数和电路板设计，这些过孔可以连接多个接地层。接地螺钉也位于TVS接地焊盘附近，这种接地方案为L3提供了非常低的接地阻抗。
  由于封装形式不同的原因，上图中TVS的接地方案可能不适用于所有的TVS型号。对于BGA封装的TVS，GND管脚被其它功能管脚包围，此时，需要过孔连接到内部GND接地平面，最好有多个接地平面，如下图所示。

  需要过孔以提供尽可能小的阻抗，由于趋肤效应，使GND过孔的表面积最大化可使接地路径的阻抗最小化，因此，使过孔焊盘直径和过孔孔径尽可能大，从而使过孔表面的外侧和过孔表面的内侧的表面积最大化，不能破坏GND过孔附近的接地平面。尽可能将GND过孔连接到多个层上的接地平面可最大程度地降低阻抗。GND过孔应填充非导电填料 (如环氧树脂)，以便保持由钻孔产生的过孔内部的表面积。GND过孔应镀在SMD焊盘上，GND过孔和非接地平面 (例如，电源平面) 之间的间隙应保持最小，这增加了电容，降低了阻抗。

4、总结

  通过应用适当的技术，可以成功地设计系统的ESD保护，遵循这些ESD布局布线指南，将确保TVS具有最佳的ESD电流泄放条件。
  4.1 ESD泄放电流的TVS周围控制阻抗
  • 尽量减少ESD源和通过TVS接地路径之间的电感
  • 在设计规则允许的情况下，将TVS放置在连接器附近
  • 将受保护的IC放置在距离TVS比TVS距离连接器更远的地方
  • 不要在TVS和受保护线之间使用Stub，应直接从ESD源连接到TVS
  • 最小化TVS和地之间的电感至关重要
  4.2 限制电磁干扰对未受保护电路的影响
  • 不要在ESD源和TVS之间的区域布线未受保护的电路
  • 在设计规则允许的情况下，将TVS放置在连接器附近
  • 尽量使用直线连接ESD源和TVS
  • 如果必须使用拐角，则首选曲线，最大可接受45°
  4.3 正确使用VIA以最大限度地提高TVS的ESD耗散
  • 避免ESD源和TVS之间的VIA
  • 如果ESD源和受保护IC之间需要过孔，请在使用过孔之前直接从ESD源布线到TVS。
  4.4 使用阻抗低的接地方案
  • 将TVS接地引脚铺铜，然后通过过孔将该铺铜与相邻的内部接地平面连接。
  • 尽可能使用多个接地平面。
  • 使用机壳螺钉，连接到PCB接地，靠近TVS和ESD源（例如，连接器接地屏蔽）。
  • 使用大直径的过孔和大钻头，以降低阻抗。