1,原理图和功能框图的设计:
2,封装设计:
3,Layout设计需要注意点:我们从布局和布线上两个点来分析:
布局:
A, 输入和输出滤波电容对称摆放在VIN和GND管脚附近。(这个和一些芯片要求有些不同,有的是要求输入和输出电容的摆放都是先大后小的来摆放的,后面小编会单独出一篇文章讲解电源芯片的滤波电容摆放位置的问题),这个芯片手册上也是有提及的:
1.Place symmetric input/output capacitors as close as possible to the PVIN and GND pins.
.Place the ceramic input capacitor, especially the small package size (0603) input/output bypass capacitor, as close as possible to the PVIN/PVOUT and PGND pins to minimize high-frequency noise(放置陶瓷输入电容器,尤其是小包装尺寸(0603)输入/输出旁路电容器尽量靠近PVIN/PVOUT和PGND引脚,以最大限度地减少高频噪声)。
.Place a bypass capacitor close to pins 6 and 8 (PVIN), pin 27 (PVIN), and all PVOUT pins.(在引脚6和8(PVIN)、引脚27(PVIN,PVOUT引脚附近放置一个旁路电容器。)
B, BST1和BST2回路尽量短。
C,VCC电容尽量靠近相应的电源管脚放置,小容值的电容优先靠近电源管脚放置。
(Place the VCC capacitor as close to the VCC and GND pins as possible.)
D,FB的信号的阻容器件尽量靠近反馈管脚放置。
布线:
A,输入和输出的电源管脚铺铜皮尽量宽一些,电源孔可以多打一些(实际按照输入的电流大小来决定),内层也要补上电源铜皮(Ensure that the high-current paths (e.g. PGND and PVIN/PVOUT) have short, direct, and wide traces,Use multiple vias to connect the power planes to the internal layers)
B,GND管脚的处理, 在GND管脚上用大的平面铺铜皮处理,可以多打一些GND via,但是前提是要保证内层的电源铜皮通道不被打VIA碎掉。(Use a large ground plane to connect directly to PGND. If the bottom layer is a ground plane, add vias near PGND.)
特别注意的GND还有AGN的处理,手册上也是有提到这个PIN脚的处理方法的,就是做单点GND处理,不要和PGND接上再去打孔。
C,反馈FB管脚的处理,走线加粗,尽量远离其他敏感干扰信号,在输出电容末端采样比较好。
D,SW区域尽量不要穿其他敏感和高速信号。(Route SW and BST away from sensitive
analog areas, such as FB.)
E,BST信号走线加粗处理,尽量远离其他敏感干扰信号。布线的时候要注意这个信号的布线回路尽量短。
以上就是小编在处理MPQ8875芯片的一些设计经验心得,若其中有不足之处,还望大师们指点一二。