赛灵思 Xilinx Vivado 时序收敛技巧之总体脉冲宽度时序裕量违例 (TPWS) 第 2 部分

欢迎阅读 Vivado 时序收敛技巧系列博客。

欢迎阅读 Vivado 时序收敛技巧系列博客。

在本系列中,我们将介绍可归类为脉冲宽度违例的多种类型的时序违例。

本文将主要介绍“最小周期违例”相关内容。

有多种类型的时序违例可归类为脉冲宽度违例。

  1. 最大偏差违例(详见此处
  2. 最小周期违例(本文详解之重点)
  3. 最大周期违例
  4. 低脉冲宽度违例
  5. 高脉冲宽度违例

如需了解脉冲宽度违例的详情,请参阅“报告时序汇总 (Report Timing Summary)”的“TPWS”部分。

最严重的脉冲宽度违例在报告中显示为 WPWS

如需了解脉冲宽度违例的详情,请在 Vivado GUI 中打开脉冲宽度违例报告,方法是单击“报告 (Reports)->“时序 (Timing)->“脉冲宽度报告 (Report Pulse Width)”,或者也可使用以下 Tcl 命令打开此报告:

report_pulse_width

最小周期违例

本文仅介绍“最小周期违例”相关内容。 

报告描述:

在脉冲宽度报告中,将检查所有时钟的最小脉冲宽度要求。

      

最小周期违例示例:

举例来说,GUI 中打开的报告描述如下所示:

      

  • 以上示例显示了特定时钟的最小周期 (Min Period) 和最大周期 (Max Period) 要求。
    可以看到,针对“Min Period”,裕量 (Slack) 为负值。
    此违例现象必须解决,才能避免出现脉冲宽度违例。

     
  • 在此示例中,显示的预期值 (Required) 为 2.155ns,实际值 (Actual) 为 1.250ns,这两个值均为对应于检查类型 (Min Period) 的值。“Slack”列显示的值即为这两者的差值(Slack = Actual 值 - Required 值)。

解决办法:

  • 在此示例中,负 Slack 值 -0.905ns 位于 BUFG 的输入管脚 (Lib Pin: BUFG/I) 上。
    要解决此违例,必须检查此特定器件系列的 AC 和 DC 特性,其中将显示 BUFG 允许的最大频率。
    由于这是硅片层面的限制,您将需要调低频率才能解决此违例。

  • 2
    点赞
  • 18
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
赛灵思XilinxFPGA时序优化方法有以下几种: 1. 时钟选择:选择合适的时钟频率可以有效地优化FPGA时序。根据设计的需求,选择适当的时钟频率,可以使FPGA在满足时序要求的同时充分发挥性能优势。 2. 约束设置:时序约束是指在设计中给出各个时序要求以及相关的产生时钟的周期。合理设置约束可以帮助FPGA在满足时序要求的前提下进行优化。通过对约束设置的优化,可以使信号的传输和处理更加高效。 3. 时钟域划分:将设计中的时钟划分为不同的时钟域,可以使时序的分析和优化更加容易。通过合理的时钟域划分,可以减少不同时钟域之间的时序冲突,从而提高FPGA的性能。 4. 流水线设计:流水线是一种常用的时序优化技术,可以将时序限制分散到多个时钟周期中。通过合理的流水线设计,可以有效地减少一个时钟周期内的逻辑操作,从而提高FPGA时序性能。 5. 时序分析与优化:使用FPGA设计工具进行时序分析,可以找出各个时序路径中存在的潜在问题,如信号延迟、时钟偏移等,并进行优化。通过优化逻辑资源的分配、信号的布局和布线等方面,可以改善时序路径的性能,提高FPGA设计的稳定性和可靠性。 总之,赛灵思FPGA时序优化方法是一个综合性的工作,需要考虑到时钟选择、约束设置、时钟域划分、流水线设计以及时序分析与优化等方面,以最大程度地发挥FPGA的性能优势。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值