dc面积功耗分析

已于 2023-11-08 14:10:11 修改
阅读量1k 收藏 7
点赞数 1
分类专栏： 经验分享 文章标签： 硬件工程
于 2023-10-25 14:28:21 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_47349046/article/details/134034086
版权
该博客介绍了USB+PCIe模块的硬件资源，总逻辑门数为79万个，总面积56万平方米。功耗方面，总功耗为366毫瓦，其中动态功耗363毫瓦（包括内部功耗和切换功耗），静态功耗为2.5毫瓦（主要为漏电功耗）。动态功耗的内部功耗源于cell内部电容和瞬时短路电流，而切换功耗由容性负载充电放电引起。静态功耗主要由固有漏电和门漏电构成。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

芯片总资源

本模块为usb加pcie

面积：

gate_count；总逻辑门数79w

Comb：组合逻辑数

seq：时序逻辑数

cell_num:cell个数，一个cell可以包含多个门电路

Area:总面积56w平方u米

功耗：

如图展示了dc的功耗结果，总功耗366mw

电路功耗分为动态功耗(Dynamic Power)363mw和静态功耗2.5mw(Leakage Power)

1.动态功耗分为Internal Power and switching power

Internal Pow

了解本专栏 订阅专栏 解锁全文 超级会员免费看
【芯片前端】第一次看DC综合报告时看些什么内容
moon9999的博客
03-12 1万+
前言 最近又要频繁的看DC综合报告，发现之前的东西忘得是差不过了，因此用这篇文章用来做下笔记，记录下第一眼看DC综合报告时看些什么内容。 看那个报告 这是第一次综合完之后的终极问题，我根本不知道应该看那个报告。进行完综合后，就可以在report目录下得到各类综合结果报告，具体有哪些文件这取决于在综合tcl配置中设置了哪些项，比如像我这样设置： report_timing -delay max -max_paths 1 > $timing_report report_timing -delay
DC学习（环境与面积）
buzhiquxiang的博客
03-14 3630
1、工作环境约束 一方面是设置DC的工作环境，也就是DC要从在什么样的环境下对你的设计进行约束；另一方面是为了保证电路的每一条时序路径延时计算的精确性，特别是输入/输出路径的精确性，单单靠外部的输入延时和输出延时的约束是不够，还要提供设计的环境属性。 输入管脚：驱动能力，input transition time 输出管脚：RC模型，loading模型 PVT conditions parasi...
（数字IC）低功耗设计入门（二）——功耗的分析
u011075954的专栏
11-03 3633
前面学习了进行低功耗的目的个功耗的构成，今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习，所以这里的功耗分析是基于DC中的power compiler工具；更精确的功耗分析可以采用PT，关于PT的功耗分析可以查阅其他资料，这里不涉及使用PT的进行功耗分析。 　　(1)功耗分析与流程概述 　　上一个小节中讲解了功耗的构成，并且结合工艺库进行简要地介绍了功耗的计算。但是实际上，我们根本不可能人工地计算实际的大规模集成电路的功耗，我们往往借助EDA工具帮我们分析电路的功耗。这里我们就介绍一下EDA
DC PowerCompiler 功耗相关的综合 userguide阅读笔记
学而不思则罔，思而不学则殆
01-12 1万+
Power Compiler介绍 了解一下功耗相关的综合。Power Compiler介绍什么是Power Compiler？ Power Compiler是synopsys DC综合工具的一个成员。可以执行RTL/门级功耗优化，也可以进行门级功耗分析。 优化措施包括： 1. clock-gating 2. multivoltage leakage（HVT/SVT/LVT 多种阈值电压器件？）
数字IC设计——功耗分析
知识，既贵，又便宜。
04-21 7707
功耗是数字IC芯片的一个重要指标
DC综合后处理（查看生成的网表和报告）
热门推荐
sinat_29862967的博客
03-23 2万+
【转载】DC综合后处理 - Thomas的文章 - 知乎，作者：IC_learner， https://zhuanlan.zhihu.com/p/161061612 概述 前面也讲了一些综合后的需要进行的一些工作，这里就集中讲一下DC完成综合了，产生了一些文件，我们就要查看它生成的网表和信息，下面就来介绍DC综合完成之后要进行哪些工作： 也就是说，DC一般完成综合后，主要生成.ddc、.def、.v和.sdc格式的文件（当然还有各种报告和log） .sdc文件：标准延时约束文件： 里面都是一些约束，用来
综合时自动插入Clock gating来减小面积和功耗.docx
08-29
自动插入 Clock gating 的优点是可以减少面积和功耗，但也存在一些缺点，例如网表 debug 的复杂度成倍上升，网表功能 ECO 时需要分析和修改门控时钟逻辑。 在实际应用中，自动插入 Clock gating 可以使用在各种数字...
数字集成电路设计-DC综合与时序分析基础（约束条件/工艺库/优化技术）用于芯片前端实现
最新发布
04-11
该文档系统讲解了Synopsys Design Compiler工具在数字集成...适用于微电子工程师进行RTL到门级网表转换的约束设置，指导芯片设计中的时序收敛与功耗面积优化，为数字前端设计人员掌握综合工具使用提供完整方法学参考。
DC.rar_DC_DC综合
09-22
DC综合是将高级语言（如Verilog、VHDL）描述的数字逻辑电路转换为门级网表的过程，这个过程包括了逻辑优化、时序分析、面积优化和功耗管理等多个关键步骤。 在"DC.rar_DC_DC综合"这个压缩包中，我们可以找到“DC...
DC脚本及解释.zip_DC综合脚本讲解
09-21
3. **功耗优化**：通过`power`命令可以进行功耗分析和优化，包括开关功耗和静态功耗的控制。 4. **报告生成**：如`report_timing`用于生成时序报告，`report_area`报告面积，`write_map`则会输出映射后的网表。 5....
时序信息阅读—DC综合后处理.pdf
12-28
时序信息阅读—DC综合后处理.pdf
使用Design Compiler进行DC综合流程及部分问题总结
pleasescanf的博客
05-15 2543
介绍使用Design Compiler进行DC综合时的一般流程，部分问题总结和约束设置解释。
DC 综合学习笔记
qq_46510490的博客
05-16 3735
项目中涉及到DC综合，以此记录关于DC综合的学习，零零散散的。DC(design complier)是数字IC设计不可或缺的一步，前端和后端工程师都要懂。是Synopsys公司用于做电路综合的核心工具，可以将硬件描述语言（Verilog/HDL）的电路转换为基于工艺库的门级网表。
DC逻辑综合-概述
啄缘之间的博客
07-06 1361
Synopsys Design Compiler 综合工具功能：将 Verilog code 转化为可生产门级电路具体操作及作用电路逻辑优化优化目标：面积、功耗等时序分析及优化执行 DFT（Design For Test）转化要求保证功能正确保证时序满足要求转化内容将电路的高层次描述（Verilog code）转化为可制造的门级电路。
DC综合报告001_levels of logic
IC小鸽的博客
08-31 5703
DC综合报告001_levels of logic 1、levels of logic的含义 Levels of logic指的是同步电路中2个时序reg之间的组合逻辑深度。 一个2选1mux，一个2输入与非门等都表示一级逻辑深度。 在DC综合的dc_shell界面输入命令 report_timing显示的数据路径中，每个器件代表一个逻辑层次。 下图为DC综合的qor报告中的一部分，显示...
关于dc综合问题
Yansiwei777的博客
11-10 1566
可以通过把与非门吸收到 C 中的组合逻辑的方法消除粘滞逻辑（如下图）， 从而使得电路的顶层模块仅仅是将子模块拼接在一起， 而没有独立的电路结构， 这样的一个另一个好处是可以使得在至下而上的设计策略中不需要编译顶层模块。在这张图里， 组合逻辑被划到了 C 模块中， 它不仅能保证组合的最佳优化还能保证时序的最佳优化， 因为里面的寄存器在优化的过程中可以吸收前面的组合逻辑， 从而形成其他形式的时序元件， 如由原先的 D 触发器变成 JK 触发器、 T 触发器、 带时钟使能端的触发器等等。
快速看懂芯片的Power报告
aresxue的博客
03-19 7670
芯片的Power，通常可以通过PTPX跑出来，也可以用DC报。 在仿真的时候，通常需要设置号，电压以及track等参数，这些，对于后续计算PPA，非常有帮助。 功耗一般会按照模块来划分。每一个模块，又会包含至少3项：Leakage Power，Switch Power 和 Internal Power 功耗：total power = leakage power +internal power +...
DC综合入门篇——图形化操作
weixin_51116586的博客
12-01 5074
数字IC前端常用的综合工具是Synopsys的DC（Design Compiler）。虽然大多数情况下是使用脚本进行操作，但是干巴巴的脚本命令对于初学者来说无疑是天书，因此我觉得有必要对DC的图形化操作有一定的了解，这也能增加工程师对脚本命令的理解。
Gate Count
山高人为峰
12-17 7655
<br />Gate Count<br />在论文经常可以看到'Gate Count'一词，一直以为就是DC综合出来的‘Number of Cells’, Google之后才知道并非如此。<br />Gate Count = Total area / area of NAND2 gate<br /> <br />下面一段话来自于www.edaboard.com。<br /> <br />‘Because Design Compiler doesn't derive any area units, the
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值