FPGA奇数分频偶数分频的分析记录

最新推荐文章于 2024-07-12 10:48:33 发布

FPGA资料库

最新推荐文章于 2024-07-12 10:48:33 发布

阅读量428

点赞数 2

文章标签： fpga

本文链接：https://blog.csdn.net/weixin_49780322/article/details/109183242

版权

本文详细分析了FPGA中偶数和奇数分频的实现，偶数分频采用参数化设计，仅用一个计数器实现；奇数分频则使用两个计数器产生不同高低电平，通过或运算达到效果。文中附带了分频后的波形图以直观展示结果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

偶数分频代码，参数化设计，这里的偶数分频只使用了一个计数器，通过计数在分频后的前半个周期和后半个周期电平去反之后就得到了一个偶数分频模块，这个代码的移植性应该很强。

module odd_div(
 input    i_sys_clk ,
 input    i_sys_rst ,
 output    div_clk  
    );
    reg     div_clk_reg = 1'b0 ;
    reg [3:0]   div_cnt  = 4'd0 ;
    parameter   NUM_DIV  = 6  ;//六分频为偶数分频
    
    assign div_clk = div_clk_reg   ; 
    
    always @ (posedge i_sys_clk or negedge i_sys_rst)
    begin
     if(i_sys_rst)
     begin
      div_clk_reg <= 1'b0 ;
      div_cnt  <= 4'd0 ;
     end 
   else if(div_cnt