Verilog 编程——奇偶分频（50%占空）

已于 2023-09-19 16:37:15 修改
阅读量1.2k 收藏 8
点赞数 2
分类专栏： FPGA-Verilog技术专栏 Verilog 编程题 刷题 文章标签： fpga开发 时钟分频 奇数分频 偶数分频、
于 2023-05-09 18:24:14 首次发布
From Xu_Y_B
本文链接：https://blog.csdn.net/qq_43045275/article/details/130585199
版权
本文介绍了如何在FPGA中实现奇偶分频，包括偶数分频和两种奇数分频方法。通过详细的设计思路、Verilog源码及仿真代码，展示了如何生成50%占空比的时钟信号。
摘要由CSDN通过智能技术生成

引言

最近准备一些笔试面试，想再把时钟奇偶分频的再整理一下。

我之前写过一个PWM产生的模块，里面有任意频率/占空比的时钟生成。可以参考：

基于FPGA的PWM发生器设计

了解本专栏 订阅专栏 解锁全文 超级会员免费看
在路上-正出发
关注
  • 2
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 3
    评论
专栏目录
订阅专栏
verilog 方波 调频 调占空比
05-26
verilog 方波 调频 调占空比verilog 方波 调频 调占空比verilog 方波 调频 调占空比verilog 方波 调频 调占空比
Verilog 实现占空比为50%的偶分频 四分频 SVA查看波形
打工人的学习记录！
01-12 1008
占空比为50%的四分频
Verilog-实现时钟分频（1KHZ、奇、偶分频，占空比为50%）
Anzg256的博客
04-12 7276
由时序图看出分别用时钟上升沿和下降沿得到高电平：低电平 = 4 ：3，然后将两者相与就可以得到7分频占空比为50%的时钟。（1）高电平：低电平 = 4 ：3（即 1：0 = 4 ：3）（2）低电平：高电平 = 4 ：3（即 0：1 = 4 ：3）接下来会介绍两种实现方法（占空比为50%）本篇随笔为学习记录所用，如有错误，请各位指正批评。二者实现方式相同，这里只介绍第一种方法。1khz分频-testbench。偶数分频testbench。奇数分频testbench。
任意分频的verilog 语言实现(占空比50%)
01-05
任意分频的verilog 语言实现(占空比50%)
占空比测量Verilog HDL
02-05
[免费免费]Verilog代码占空比测量，实时读取数据，实时变化
Verilog——奇数分频占空比50%
04-08
数字设计常见面试题——奇数分频占空比50%verilog实现
VerilogHDL实现奇偶分频占空比
05-17
本项目重点在于利用Verilog HDL实现奇偶分频器，并且能够调整输出信号的占空比，这对于许多数字信号处理应用至关重要。在实际应用中，例如时钟发生器、通信系统或者数字滤波器，都需要对输入信号进行频率变换或...
eda.zip_eda奇偶分频_eda奇数分频_verilog 分频_奇数分频
09-23
在这个特定的案例中，我们关注的是“eda.zip”压缩包，它包含了关于“eda奇偶分频”和“eda奇数分频”的Verilog HDL实现。下面我们将深入探讨这些概念及其相关知识点。 首先，Verilog HDL是一种硬件描述语言，用于...
Verilog实现分频器设计（奇偶分频、半整数分频）
08-29
用Verilog实现分频器设计，主要包括偶分频（占空比50%），奇分频（占空比50%），以及半整数分频（比如2.5分频、3.5分频等，占空比不可能为50%，只能接近50%）。 半整数分频采用简单有效的算法，可以实现2.5倍分频...
【Verilog编程】小数分频，占空比非50%
xulu1588的博客
04-02 432
【Verilog编程】小数分频，占空比非50%
verilog实现任意分频任意占空比~
11-12
verilog实现任意分频任意占空比，其中例子简单，精炼，易懂
verilog实现占空比50%的3分频
09-03
verilog实现占空比50%的3分频 通过上升沿和下降沿分别触发模3 的counter 再通过组合逻辑实现占空比1:1
奇偶分频的Verilog实现（占空比50%，IC面试必备）
Rye_Wh1skey的博客
08-01 5857
奇偶分频的Verilog实现（占空比50%，面试必备）1 偶数倍分频（占空比为50%）1.1用计数器来实现偶数倍的分频。1.2用触发器来实现偶数倍分频2 奇数倍分频（占空比不为50%）2.1 用模n计数器来实现奇数倍分频3 奇数倍分频（占空比为50%）3.1 用待分频时钟的上升沿和下降沿和改进的模n计数器，再或3.2 上沿和下沿错开计数，再异或总结 分频器，常用于将输入的某个时钟频率的波形进行分频 分频大概可以分为两类：奇数倍分频和偶数倍分频 再细分又可以将占空比作为一个考虑的因素， 粗浅的分为占空比为50
Verilog实现占空比50%任意分频
Ed_Lee的博客
09-06 2683
Verilog实现占空比50%任意分频代码 代码 module div( input clk, input [2:0] div_num, input rst_n, output outclk ); reg [2:0] cnt1,cnt2; reg out1,out2,out3; //odd always @(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) cnt1 <= 0; else if(cnt1 == div_num-1) cnt1
04-Verilog学习-S_奇/偶数分频器（50%占空比）
Troy的博客
03-07 1847
奇/偶数分频器（50%占空比） 分频器本质是：计数器+信号翻转。 分频器的理解：以10分频为例，意思为10个clk为一个周期，在此周期的中点（第5个clk）信号翻转；以5分频为例，意思为5个clk位一个周期，在此周期的中点（第2.5个clk）信号翻转。 一、偶数分频 偶数分频很简单，按前面所述可以得到：计数到第5个clk将信号翻转，同时清零计数值。 二、奇数分频 奇数分频简单，按前面所述可以得到：...
Verilog_实现任意占空比、任意分频的方法
HackEle的博客
06-14 778
关注、星标公众号，精彩内容每日送达 来源：网络素材‍在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求这样的话，对于程序有一定的要求，现在我在前人经验的基础上做一个简单的总结，实现对一个频率的任意占空比的任意分频。比如：我们FPGA系统时钟是50M Hz，而我们要产生的频率是880Hz，那么，我们需要对系统时钟进行分频。我们很容易想到用计数的方式来分频：5000...
Verilog奇数分频（50%占空比）的三种方式 与 或 异或
tristan_tian的博客
06-08 5864
为了找工作，整理一下。时间是6.8号16：43 verilog奇数分频50%占空比是经常要考的。偶数分频通过计数器，奇数分频，特别是50%的占空比需要两个信号进行组合逻辑。 因为要说三种方式，所以规定一下，输入是clk，rst，输出是out。 方法一： 两个counter，两个信号或运算 大概就是第一个信号采样上升沿，第二个信号采样下降沿。都在等于n-1和(n-1)/2时翻转，这时候是得到的是占空比1/3的两个信号。将两个信号或得到最后时钟 module fenp(clk,rst,out); paramet
Verilog实现产生任意占空比的PWM波
热门推荐
whik1194的博客
04-18 2万+
实现思路 实现方法很简单，使用一个计数器一直计数，然后和两个值进行比较，一个值是高电平时间h_time，一个值是周期period，在小于h_time期间，输出高电平；大于h_time期间，输出低电平，到达周期period时，计数器清零。 源程序 端口说明 clk：时钟信号 nreset：复位信号，低电平复位，输出为0 en：使能信号，高电平使能输出，低电平输出为0, period：PWM的周期...
【Verilog 设计】Verilog 实现偶数、奇数分频和任意小数分频
记录学习历程
07-28 4771
在实际的项目工程中，经常需要不同的时钟频率工作，或者在一些笔试面试中，时钟分频也会被问到，因此这篇文章介绍几种常见的时钟分频的案例偶数分频、奇数分频、任意小数分频。
verilog如何实现奇偶分频
最新发布
07-22
在 Verilog 中实现奇偶分频可以使用计数器和条件语句的组合来实现。下面是一个简单的例子，展示了如何实现一个二分频器（偶数时钟周期输出高电平，奇数时钟周期输出低电平）： ```verilog module Divider ( input wire clk, output wire reg out ); reg [7:0] count; always @(posedge clk) begin count <= count + 1; // 当计数值为奇数时，输出低电平 // 当计数值为偶数时，输出高电平 if (count % 2 == 0) out <= 1'b1; else out <= 1'b0; end endmodule ``` 在上述代码中，我们定义了一个名为 `Divider` 的模块，它有一个输入时钟信号 `clk` 和一个输出信号 `out`。`count` 是一个 8 位的寄存器，用于计数时钟周期。 在 `always` 块中，我们在每个上升沿上递增计数器 `count` 的值。然后，通过使用条件语句，我们检查计数器的奇偶性，并根据结果设置输出信号 `out` 的值。 当计数器值为偶数时（`count % 2 == 0`），输出信号 `out` 被设置为高电平（1'b1）。当计数器值为奇数时，输出信号 `out` 被设置为低电平（1'b0）。 这样，通过这个简单的奇偶分频器，我们可以实现将输入时钟信号分频为一半的频率，并在输出上产生一个二进制的方波信号。 希望这个例子能帮助你理解如何在 Verilog 中实现奇偶分频。如果你有任何其他问题，请随时提问！
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

在路上-正出发

哈哈，多少是个心意

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值