【AD23报错】Silk To Solder Mask (Clearance=0.1mil)
在运行DRC后报错,Silk To Solder Mask Clearance Constraint: (Collision < 0.1mil) Between Pad C12-2(22759.071mil,12164.094mil) on Top Layer And Text “C8” (22728mil,12143mil) on Top Overlay [Top Overlay] to [Top Solder] clearance [0mil]
报错原因:使用Altium Designer绘制PCB时,出现collision往往是多个器件的丝印重叠的报警。当DRC检测到丝印间的碰撞重叠,需调整丝印位置。
方式一:可以在报告中点击超链接,可跳转到PCB中相应位置。
方式二:同样在一些情况中可以忽略这种问题,也就是在规则中忽略丝印重叠,即允许器件堆叠。
AD中菜单栏打开design— rules对话框,在对话框左侧分类栏里点击打开placement——component clearance选项,这时右面显示规定的元件间的垂直和水平最小间距数值,把数值改为0即可。