芯片低功耗设计概览

 电子设备，尤其是移动设备，对芯片的功耗要求往往都极其严苛。可以说，芯片低功耗做得好与不好，直接决定了其竞争力的高低。芯片功耗不仅影响续航，还影响系统的热设计，因为电子产品消耗的电能，大部分都是转化为热量散发掉的；功耗越高，发热就越严重，而发热是电子元件的天敌；工作温度过高会影响其可靠性和性能，一般电子产品都设计有过热保护，比如手机或者平板电脑的强制降频，虽然保护了芯片，但是速度也降低了，用起来就感觉很卡；此外电子产品过热还会给人体带来健康威胁，其危害系数远远高于人们普遍担心的电磁辐射；为了散热，系统成本也可能上升，体现在芯片封装升级、增加主动散热、产品体积增大等方面。

一般把芯片功耗分为两大类：动态功耗和静态功耗。

动态功耗又可以分为：

开关功耗：CMOS电路中，对负载电容进行充放电时消耗的能量。VDD 为供电电压，Cload 为后级电路等效的电容负载大小，Tr 为输入信号的翻转率。

 短路功耗：由于信号翻转的时候存在短时的PMOS和NMOS同时导通，形成VDD到VSS之间的短路电流。Vdd 为供电电压，Tr 为翻转率，Qx 为一次翻转过程中从电源流到地的电荷量。

 

 静态功耗存在的根本原因是CMOS管的漏电流。具体可以分为：PN结反向电流，源极和漏极间的亚阈值电流，栅极漏电流，栅极和衬底间的隧道漏电流。

 

站在芯片架构的角度，功耗的主要来源可以粗略分为5大部分：

1）时钟树：数字同步电路都由时钟驱动，在数字电路占主导的芯片中，时钟树的功耗可以占到整个芯片功耗的50%以上；

2）处理器：包括各类主处理器（CPU, MCU, DSP）和协处理器（GPU, NPU）；

3）存储器：主要是片上RAM，其他如ROM，EFUSE等功耗很小；

4）IP和数字逻辑：包括模数混合类IP，算法IP，接口IP等，比如USB/MIPI/DDR/ISP等；

5）IO功耗：主要是指除了高速接口以外的IO，比如GPIO/XTAL等。

优化芯片功耗可以从哪些方面入手呢？

其实纵观整个芯片设计流程，每一步都有可优化的地方。但是要知道，在流程中越靠前的地方进行优化的收益越高。比如算法级的优化，就比后端采取低功耗措施的收益大得多。

算法级的优化，需要算法工程师非常了解硬件，或者算法工程师需要与芯片设计工程师紧密配合，一般可以从简化数学运算单元、剔除计算步骤冗余、避免不必要的流水级数等方面入手。

芯片架构级的优化也有很多方法。比如多电源域、多电压域、DVFS、时钟树优化等等。我们先说说时钟树优化，总体的思路，一是减少不必要的toggle，二是在满足性能要求的前提下降频。时钟门控是应用最广泛的一种时钟低功耗策略。时钟门控可以类比于汽车的自动启停，在等红灯的时候发动机停止工作，从而节省燃油，但此时车载电器还在工作，相当于芯片的静态功耗。作为对比，电源门控则是关闭整个车辆，所以静态功耗也省了。

 电源门控是基于多电源域的低功耗设计，我们描述电路功能使用RTL，而描述电源门控则使用UPF。电源门控其实就是给某个电源域加一个开关，这个开关可以在芯片内部，也可以在芯片外部，目的都是一样的，在不需要该电源域的功能时将其掉电，下面是一个电源门控设计的示意图。

 电源门控虽然大大地降低了芯片功耗，但是也给设计带来很多挑战，包括：switching fabric和gating controller逻辑的正确设计，retention reg和ISO cell的正确使用，最小化PG对时序和面积的影响，设置正确的约束并分析DRC，power state验证的覆盖率等等。

前面提到，时钟门控像自动启停，而电源门控是关闭车辆。下图是时钟门控和电源门控的省电效果对比。

 到了RTL级，又有许多低功耗设计的方法，大的原则就一条：没事的时候别toggle。比如我们常说所有data path必须有strobe信号，always必须符合ICG的写法，目的就是让工具可以做自动时钟门控；此外还可以根据业务场景设计模块级的时钟门控，可以进一步降低toggle rate；对于组合逻辑，如果有必要，可以利用操作数隔离进行功耗优化，其原理也是当某段时间内该逻辑的输出是useless的，就把它的输入置为固定值，从而避免无效toggle。

到了后端，功耗优化也有很多方面，包括：工艺选择，器件选择，布局布线，减少电容等，这里就不展开了。

芯片工程师须知，低功耗是设计出来的，而不是优化出来的。