基于FPGA的2ASK调制解调Verilog代码Quartus DE10-lite开发板

名称：基于FPGA的2ASK调制解调Verilog代码Quartus  DE10-lite开发板(文末获取）

软件：Quartus

语言：Verilog

代码功能：基于FPGA的2ASK调制解调

本代码已在 DE10-lite开发板验证， DE10-lite开发板如下，其他开发板可以修改管脚适配：

1. 工程文件

2. 程序文件

3. 程序编译

4. Testbench

5. 仿真图

部分代码展示:

//2ASK
module ASK(
input clk,//时钟
output DAC_CLK,
   output DAC_PD,
output [7:0]dataout,//2ASK信号--DAC_DAT
output demodul_data//解调信号
);
assign DAC_PD = 0;
assign DAC_CLK=clk;
wire clkout;
wire out;
wire [7:0]sin;
//2ASK调制模块
choose inst1(
.clk(clk),
.data_in(sin),
.sel(out),//调制码元
.data_out(dataout)//2ASK信号
);
//分频模块
clk_div inst2(
.clk(clk),
.clk_out(clkout)
);
//调制码元输出模块
MXL inst3(
.clk(clkout),
.out(out)
);
//正弦波模块
nco inst4(
.clk(clk),
.sin(sin)
);
//解调模块
demodulation i_demodulation(
. clk(clk),//时钟
. dataout(dataout),//2ASK信号
. demodul_data(demodul_data)//解调信号
);
endmodule

源代码

 扫描文章末尾的公众号二维码