之前刚入门的时候一直以为没有例程,之后看了一篇IP核生成的文章,过程中发现是有实例化模板文件的,摘录一下分享。 即在图中所示的位置: veo后缀为Verilog实例模板 参考:Xilinx Vivado的使用详细介绍(3):使用IP核 微信公众号:通信随笔XIDIAN