vivado修改block design后更新进sdk

最新推荐文章于 2025-04-11 14:01:54 发布
最新推荐文章于 2025-04-11 14:01:54 发布
阅读量6.7k 收藏 24
点赞数 4
分类专栏： zynq
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiong_xin/article/details/114648158
版权
本文介绍了一种在Vivado中修改blockdesign并迁移至新工程的方法，包括如何正确覆盖旧文件、保存关键目录以及进行必要的SDK设置更新。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  • 修改完block design后重新generate output products后（顶层wrapper.v文件不用修改因为设置自动管理）导入SDK
  • 导入硬件export hardware后弹出提示是否要overwrite覆盖掉点击OK
    在这里插入图片描述
  • 在SDK弹出warnning点击YES后SDK会自动对工程重新进行编译
    在这里插入图片描述

下面这种方法可以用于vivado的另存为工程修改sdk文件

  • 工程文件夹下删除.sdk文件夹
    在这里插入图片描述
  • 修改完block design后重新generate output products后导入SDK（不重新生成它也会提示你的）
  • 必要时把sdk里src文件夹保存下来，然后直接复制进新工程
FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK
坚韧与专注
08-28 4150
FPGA 学习笔记：Vivado 2018.2 MicroBlaze 启动 SDK
ZYNQ Vivado更新硬件后SDK不更新问题解决办法
伊丽莎白的学习之路
02-26 2704
软件版本 Vivado 2018.3Vivado更新硬件导出后，按正常SDK会自动检测到hdf文件的变化跳出更新提示（如下图所示）。但是我的项目如果是复制的或者是长时间没打开的更新硬件配置导出后SDK不更新就不会自己更新。
关于Vivado-IP INTEGRATOR-Block Design(BD)中BRAM基地址编辑和大小修改。
m0_46057302的博客
07-10 1027
工程需要多个BRAM使得PL与PS通信，在BD中添加了多个Block Memory Generator及对应连接的AXI BRAM Controller。当在Address Editor中修改某个BRAM的大小(Range)时，可能会出现下面两个错误。图1错误1图2错误2。
Vivado升级后更新Design Source IP以及Block Designs的IP
最新发布
m0_54755328的博客
04-11 409
最近需要更新到Vivado 2023.2上，遇到了问题搜寻全网都没找到如何更新Block Design里的IP，要么还需要重新在Block Design里加入IP，有三四十个IP，头要大啦！再试试Reports -> Reprot IP Status -> Upgrade Selected。更新不了，也是同样的方法加入资源库刷新。现在再看bd里的IP已经没有锁啦！我也整理一下用于记录，分享。，就可以正常更新啦~
vivado修改block design（增加ip核）后sdk中驱动不变
qq_43550399的博客
09-16 1675
删除bsp文件包后无效，再生成后依旧没有新增加的ip核的地址信息 删除design_1_wrapper_hw_platform文件后重新launch sdk后，system.hdf里就增加了新加的ip核 有报错 编译完就无了
vivado的blockdesign设计的时候，如果有ip核更新了，点击updata后，编译的时候，会报错，
m0_37793490的博客
07-05 863
不知道怎么解决，但是，把这个已经修改的核删掉，把工程路径下对应位置的这个核的信息都删掉，重新把这个核加进来，就不会有这个错误了。
vivado中的block design将引出的引脚改名
weixin_44357071的博客
01-11 338
选中引出的引脚信号如图，点击那个箭头的形状，然后修改名字即可。
FPGA逻辑工程升版本时，block design里的ip更新
m0_62969668的博客
11-03 630
FPGA逻辑工程升版本时，block design里的ip更新，如下图所示，打开IP sources里的ip，点击报红的ip右键选择差看ip状态，然后在下面状态栏可以看到锁定的ip，鼠标点击下面出现的 upgrade selected就可以更新bd文件了。
Vivado之导出硬件到SDK
08-10
1. **打开Block Design**：在Vivado的项目导航器中，找到并打开Block Design。这是一个可视化界面，显示了你的整个硬件设计结构，包括IP核的连接和配置。 2. **导出硬件**：从Vivado的主菜单，选择“File” -> ...
sdk vivado 添加文件_FPGA vivado、SDK使用及遇到的问题整理
weixin_39945475的博客
12-19 4090
一、新建vivado工程在添加source file时，内部有sram或fifo的，先把sram，fifo需要转化成vivado可识别的.ngc格式，可以和RTL一起吃进去。添加RTL和SRAM等在Add Existing IP时选Add Directories，选择IP core目录，或者add file吃.xci文件(xml格式的文件，它能够收集所有的配置信息)，vivado会自动识别添加IP...
Vivado block design with both AXI GPIO and custom IP (ZEDBOARD)
weixin_40038116的博客
07-06 1095
Custom IP: First step: Create a block design ->Tools -> Create and Package New IP -> Create new AXI4 Peripheral -> set a name for your new IP.(This IP will be saved under a file named "ip_...
【Vivado】学习笔记（1）
Dan的博客
10-03 2069
Vivado 嵌入式学习笔记（1）
修改block design，create HDL wrapper 生成文件不变
qq_63592499的博客
11-04 868
修改block design后，生成的顶部文件不变。哪怕删除重新生成，显示的也是相同。删除wrapper 的代码，重新生成的也是空文件。可以正常生成bitstream，正常运行。解决方法：vivado bug。实际上文件已经更改了，只是显示依然不变，找到文件所在的位置，可以看看到.v文件的实际代码。直接复制或者重启vivado就能解决。
Vivado的bit流更新了，之前在SDK下创建的application所对应的bit流并没有更新
ignoreyou的博客
01-12 4014
问题描述：Vivado的bit流更新了，之前在SDK下创建的application所对应的bit流并没有更新，当使用更新后的bit流时，在之前创建的Application里面增加库文件时就会报错。情况如下： 问题所在：Application所用的硬件Bit流为之前创建的，没有包含PS端的SPI。所以在该Application下增加PS的SPI头文件时，就会报错。 解决办法：只需要删除该
FPGA vivado2019 vitis导入sdk工程, vivado VITIS导入SDK工程
热门推荐
紫枫洛天的博客
04-21 1万+
2019之前的工程是SDK开发的, 在2019上没有launch sdk这个选项, 而是在tools/Vitis下 1 升级工程 这里要升级 忽略 2 report ip 检查状态，然后升级 IP 3 生产bit流 这个过程有点久, 等待弹窗出来就OK 4 Export Hardware 5 tools/ launch vitis 启动vitis 6 导入SDK环境 选择eclips 选择工程目录, 点击finish...
如何使用git进行Vivado工程的管理
zhanghaijun2013的博客
11-26 3886
  git有多好用我就不用多说了，可谓是程序员必备技能之一。对于一般的软件代码来说，只需把源文件进行git管理即可。但对于FPGA工程师来说，使用git多多少少有些蛋疼，主要有下面几个问题： 有bd文件的工程中，只把bd文件加入git是不行的； 很多公司都会有一些积累下来的hdl文件，放到某个文件夹中，所有的工程目录下都会有这个文件夹，因此这个文件中会有很多不是当前工程的文件，因此git的文件中...
新年第一章-记录个小问题-Vivado SDK不能修改BSP的问题
weixin_43873379的博客
02-04 2537
Vivado SDK不能修改BSP的问题 开始 有的时候需要修改赛灵思的sdk或者往bsp里面添加东西，这时候发现老实就给该回去了，修改ecplise里面属性也不行。这时候这个问题出现了，真的绕了我好久，后来发现真的很好解决。 解决方案 直接在sdk路径下先编辑c文件或者h文件，然后把文件设置为只读！！！ #define str(adr, val) __asm__ __volatile__(\ ...
记录 vivado bsp无法更新问题
liuxiang5119的博客
12-08 1363
top_hw_platform_0 文件中hdf文件路径不对，需要重新设置 右键选择 change hardware platform specification
vivadosdk使用教程
10-15
Vivado SDK 是 Xilinx 公司提供的一款软件开发工具，用于 FPGA 的软件开发。下面是 Vivado SDK 的使用教程： 1. 打开 Vivado 工具，选择“Create New Project”。 2. 在“Project Name”中输入项目名称，选择项目...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值