Vivado block design with both AXI GPIO and custom IP (ZEDBOARD)

最新推荐文章于 2024-08-26 15:22:09 发布

weixuweixu

最新推荐文章于 2024-08-26 15:22:09 发布

阅读量1k

点赞数

分类专栏： FPGA 文章标签： FPGA ZEDBOARD VIVADO SDK

本文链接：https://blog.csdn.net/weixin_40038116/article/details/80939166

版权

本文介绍了如何在Vivado中创建一个包含自定义IP（3-8译码器）和AXI GPIO的Block Design，以控制ZEDBOARD上的LED和Pmod。通过AXI GPIO控制Pmod的输入和输出，并使用SDK进行Linux系统控制，实现对硬件的验证。

摘要由CSDN通过智能技术生成

In this article, I will introduce how to use custom IP to control LEDs on zedboard, and how to use AXI GPIO to control pmod on zedboard. (Pmod can read or write signal)

利用 custom ip来控制zedboard 上的led灯，我的custom ip是一个自己写的程序， 3-8译码器，用输出的8位信号来控制led灯。

利用 axi gpio 来控制gpio pmod的输入和输出，ja输出激励给面包板上的SN74LS138 译码器芯片， jb读取38译码器芯片的输出到sdk终端，比较两者结果。这是一个我简单的芯片验证练习。这种方法可以用于普遍的芯片测试，以后我会放上我的能测试所有芯片的完整过程～～～～ 0 。0 ～～～～～

Block design in Vivado:

Description:

Custom Ip is 3-8 decoder verilog code, it will output the 8' bit results to control the leds on zedboard.

AXI_GPIO will control GPIOs(Pmod) on zedboard to read or write signal. I output three signal to the SN74LS138 decoder on breadboard from PMOD JA, and read all eight output signals of SN74LS138 from Pmod JB. Compare those two results. This is a simple chip validation progress.

Part one - Custom IP:

First step: Create a block design ->Tools -> Create and Package New IP -> Create new AXI4 Peripheral -> set a name for your new IP.(This IP will be saved under a file named "ip_repo" in your working directory) The default setting of the number of registers is 4, I'll leave it as 4 since I only need one register in my design.